数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 340 341 342 343344345 346 347 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教综合过程遇到的问题	刺猬精灵 2016-4-11	52833	刺猬精灵 2016-4-12 17:28
[原创] 一个verilog关于时钟的面试题 ...2 3 4 5	veron 2011-6-14	4425902	杰克淡定 2016-4-12 16:35
[求助] 用verilog写可综合的循环语句	gentlemanmei 2016-4-11	63478	gentlemanmei 2016-4-12 15:35
[求助] altera的一个DSP模块如何放多个乘法器进去	xiaoyu608 2016-4-12	01787	xiaoyu608 2016-4-12 14:49
[求助] 华邦sdram仿真模型	李龙威 2016-4-12	03073	李龙威 2016-4-12 10:58
[求助] ISE约束文件	sss08_leon 2016-4-12	02331	sss08_leon 2016-4-12 10:42
[求助] 基于APB的uart的fifo数据读取 - [已解决]	gateway91 2016-4-8	55860	gateway91 2016-4-11 21:50
[求助] FPGA MAC 以太网	汉白雪玉 2016-4-7	82912	汉白雪玉 2016-4-11 21:10
[求助] DC综合遇到这个问题	yangxueboily 2016-4-8	64009	yangxueboily 2016-4-11 19:12
在modelsim中添加ISE库 ...2 3 4 5	yyqygdx 2009-12-13	4212922	嘎子 2016-4-11 19:01
[讨论] 关于quartus宏功能管理向导配置的RAM在modelsim仿真时出现的问题	Zhuzc 2014-10-28	13343	徐峰 2016-4-11 17:27
[原创] 【求助】各位大神，走过路过不要错过，群听，开源逻辑综合工具，HDL中间形式，AST树	DYQLET01 2016-4-11	22282	DYQLET01 2016-4-11 15:52
[原创] 关于Xilinx的SERDES同步的问题，请教各位。	YYFFLLMMNN 2016-4-11	02757	YYFFLLMMNN 2016-4-11 14:50
[求助] sdram仿真问题	李龙威 2016-4-11	02806	李龙威 2016-4-11 13:23
ise可以复制IP核里的代码使用吗？	847838149 2016-3-31	42651	linfulin 2016-4-11 11:44
[求助] 新手求助关于verilog中数值计算的设计方法。 ...2 3	ttxs2009 2012-7-10	2311229	gentlemanmei 2016-4-11 10:15
[招聘] 龙芯中科技术有限公司-招聘芯片逻辑设计工程师	lssunx 2016-4-11	02630	lssunx 2016-4-11 09:45
[求助] DW Impementation name 问题	yangxueboily 2016-4-10	02344	yangxueboily 2016-4-10 16:26
[求助] DC2011vF中想调用DW库的FIFO，退出了 ...2	zhch7777 2012-12-21	178083	yangxueboily 2016-4-10 16:07
[资料] 新手上路，求大神帮助	rao834780600 2016-3-31	22416	gentlemanmei 2016-4-10 14:59
[原创] 从window开发环境过渡到linux开发环境	wide_road 2016-4-8	12142	silencefpga 2016-4-10 13:05
[求助] Altera FFT IPCore的输出source_exp不在其官方文档的指定范围内 - [悬赏 500 信元资产]	larlyii 2013-6-20	68597	andrewqu 2016-4-9 21:50
[求助] 关于电平转换芯片输入输出引脚悬空的问题	天蝎座杀羊 2016-4-5	75310	452197178 2016-4-9 21:48
[讨论] FPGA问题求助 ...2	董小三 2016-4-5	135000	restar 2016-4-9 14:51
[原创] 求助，FPGA的SRAM上电初始值怎么读？我怎么都是0而不是随机数？	847838149 2016-4-6	65568	sme-ic 2016-4-9 11:10
[求助] 求助：FPGA开发板推荐 ...2	candy198921 2014-3-25	186554	xmwu 2016-4-9 08:14
[原创] 这句话什么意思？Empty module <IP_core> remains a black box.	847838149 2016-4-8	04540	847838149 2016-4-8 15:17
[求助] IO内存分配和映射	marginall 2016-4-8	12216	t28user 2016-4-8 14:15
[求助] 关于altera加法进位链“不上链”的问题	下雨天的脚步 2016-4-8	12534	下雨天的脚步 2016-4-8 12:37
[求助] ISE MAP warning	xylion 2016-4-8	11819	xylion 2016-4-8 10:02
[求助] Altera DDR3 uniphy IP核使用问题——读写数据不一致	ever4ever 2016-4-7	13090	ever4ever 2016-4-8 09:04
[求助] Xilinx Vivado仿真时会卡住，不用鼠标点击软件的window就不继续	zhang_peng 2016-4-8	02396	zhang_peng 2016-4-8 06:46
[讨论] 谁有 qurtuesII 15.0的全套安装包啊	253577147 2016-4-3	52300	linfulin 2016-4-7 22:54
[求助] altera pcie ip核仿真求指导	海东凤婷 2016-4-5	32626	zhangbinsniper 2016-4-7 20:24
[求助] ALTERA有没有类似xilinx的iodelay模块	feiyuzhuxian 2016-4-7	12294	zhangbinsniper 2016-4-7 20:22

1 ... 340 341 342 343344345 346 347 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块