数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 402 403 404 405406407 408 409 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilog对寄存器组写操作出现问题	czy619730 2015-5-4	83539	dengheige 2015-5-5 22:52
[求助] FPGA底层代码固化问题	cary198411 2015-5-5	12319	dengheige 2015-5-5 22:51
[求助] synplify用quartus调用可以综合，单独使用怎么看不了technology view？	水泥 2015-5-5	01599	水泥 2015-5-5 22:13
[求助] lm75	小工兵 2015-5-5	02206	小工兵 2015-5-5 18:05
[求助] 只有时序电路存在异步电路和同步电路之分吗？	109010118 2015-4-30	32559	goswami 2015-5-5 15:39
[原创] 明德扬点拨FPGA在线培训课程下载很实用的资料	panwm100 2015-4-30	22417	linyuanfei 2015-5-5 12:30
[求助] 请教，FPGA选用k7系列410T，DSP选用6455，能RapidIO通讯么？	daleihappy 2015-5-5	02393	daleihappy 2015-5-5 08:49
[求助] 关于quartus综合的问题	xyd237529 2015-5-3	11924	goswami 2015-5-4 23:10
[讨论] 接口设计过程采用的心跳算法	似水如烟 2014-10-24	32804	goswami 2015-5-4 22:52
[求助] 咨询：zedboard+ad9361	zuqiushanglan 2015-5-4	02142	zuqiushanglan 2015-5-4 20:06
[求助] DC下designware能生成自定义大小的ram么？	liuufo85 2013-1-31	72891	mangotango 2015-5-4 14:42
[讨论] xip	weiminxiongqi 2015-5-4	01719	weiminxiongqi 2015-5-4 14:34
[求助] 求科普-输入延时小于一个时钟周期	似水如烟 2015-4-14	33185	似水如烟 2015-5-4 10:46
[讨论] Xilinx FIR核的path和channel	1074190665 2015-5-4	02196	1074190665 2015-5-4 10:43
[求助] Verilog中数字不指定位宽与数制，综合时会出问题么 ...2	taku2006 2014-4-28	1312165	xyd237529 2015-5-4 10:12
[讨论] 针对老牛一样慢的仿真，如何把多核的优点发挥出来（讨论）	小丫 2012-8-30	84399	chipless 2015-5-4 09:24
[求助] modelsim激励能显示，但输出没变化	504777571 2015-5-3	01657	504777571 2015-5-3 17:55
[资料] FIR滤波器相关的论文，很全哦	wang1231987 2015-4-20	62562	trager 2015-5-3 15:34
[求助] 新手提问，关于由已设计模块构成更高一层模块	布衣江南 2015-5-3	52593	xyd237529 2015-5-3 12:47
请问synopsys_dc2003.12_linux的license应该怎么设置呢？	bjzhaoxh77 2004-9-24	18626	mangotango 2015-5-3 06:16
[求助] 求助如何实现循环码编译码	georgefz 2015-4-21	31937	hawer 2015-5-2 23:45
[求助] 模块有双向接口生成qxp网表文件时报错	csyyj 2015-4-30	22438	hawer 2015-5-2 23:41
[求助] 求助：用JTAG连接 zC706 与主机时，识别不了JTAG	jinwenquan1214 2015-5-1	13664	hawer 2015-5-2 23:40
[求助] system verilog 代码请教	阳光小懒虫 2015-5-1	22589	hawer 2015-5-2 23:39
[活动] IC咖啡北京站线下硬件沙龙[北京] ...2	北京IC咖啡 2015-4-19	1313096	zzsok 2015-5-2 22:16
[求助] linux下ISE编译map时出现问题	mhf108 2015-5-2	11564	zzsok 2015-5-2 22:15
[求助] perl 在FPGA中的应用例子	冬天之后 2015-4-20	42593	jiayouhq 2015-5-2 15:30
[求助] 板级调试时，rom读不出数据	langyun 2015-5-2	03794	langyun 2015-5-2 10:25
[求助] Xilinx LUT的INIT属性	xduryan 2015-4-29	33382	夕阳西下 2015-5-1 21:49
[求助] 求助：后仿，出现点问题，求懂得后仿的大神，给指点讨论，本人在读硕士，水平有限	redleaf1988 2015-4-24	93935	redleaf1988 2015-5-1 17:09
[求助] 急求sokit TCP/UDP 数据包收发测试(调试)工具	chenlidong 2015-4-27	42563	chenlidong 2015-4-30 21:05
[求助] Verilog 程序理解问题关于状态机	qiuyechenxing 2015-4-30	22657	qiuyechenxing 2015-4-30 20:38
[求助] 明天要面试DFT的岗位，一般会问什么问题？	zhuyuefeng2009 2015-4-29	32557	A1985 2015-4-30 16:30
ISPSD 2014论文有没有谁要的？电力电子方面的	linisan 2014-7-11	53475	andy2000a 2015-4-30 14:48
[求助] matlab里面的hdl coder ...2 3	paradoxfx 2010-3-6	297877	菜鸟要飞 2015-4-30 13:44

1 ... 402 403 404 405406407 408 409 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块