数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 403 404 405 406407408 409 410 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 语序问题	P31014036 2015-4-27	52393	P31014036 2015-4-30 13:38
[原创] verilog 的重大BUG	murphy522 2015-4-30	22564	A1985 2015-4-30 13:14
[求助] Verilog中怎样把一个变量赋值成全1？	kekeguda 2014-7-18	711172	lin116 2015-4-30 10:54
[原创] 请教数字IC设计，数字前端和后端之间有做timing分析的，请问这个职位未来有发展吗	夜风恋明月 2015-4-29	53422	A1985 2015-4-30 09:56
[原创] 没有写出sdf文件	周建伟 2015-4-29	12203	alyssa_injd 2015-4-30 09:27
[求助] 【新人求助】求大神们帮忙a	佳佳佳 2015-4-29	21926	alyssa_injd 2015-4-30 09:11
[求助] Xilinx FIR IPcore 系数重载问题 ...2	1074190665 2015-4-14	1311334	longyoyo24 2015-4-29 20:26
[求助] 请教一个ISE约束的问题 - [已解决]	linghuqiubai 2015-4-28	42740	linghuqiubai 2015-4-29 19:11
请问always@(*)是什么意思，任何事件触发？ ...2	lsen_119 2007-12-4	1413319	似水如烟 2015-4-29 16:42
[求助] verilog导入cadence无法生成symbol，小女子在此谢过了	lin116 2015-4-29	02721	lin116 2015-4-29 16:16
[求助] 在使用vivado进行设计时遇到些麻烦，大火进来帮瞧瞧是ishenm情况。	zyx1992 2015-4-27	43586	zyx1992 2015-4-29 15:34
[求助] launch edge和latch edge延迟是什么意思 ...2	小望怕水 2012-11-5	1110659	残月天空 2015-4-29 14:40
[求助] DFT算法	聚光— 2015-4-29	01626	聚光— 2015-4-29 11:43
[求助] 累加器累加结果出错应该如何解决？	tcswyy999 2015-4-23	22046	tcswyy999 2015-4-29 11:00
[求助] QUARTUS里的LPM_COUNTER，高位会出错的问题。	suicone 2015-4-28	02003	suicone 2015-4-28 23:57
[求助] 如何实现一种可控延时电路？ ...2	hxx52021 2015-4-20	174870	hxx52021 2015-4-28 23:02
[讨论] 前端总线地址到DDR的地址映射，如何映射呢	董小三 2015-4-21	11411	sh260 2015-4-28 21:46
[求助] fir滤波器仿真问题	hgbest 2015-4-24	62693	hgbest 2015-4-28 21:37
[求助] 谁知道除法电路是怎么设计出来的？（图）	zhuyuefeng2009 2015-4-27	62905	liu1246661914 2015-4-28 21:12
[求助] FPGA群	liu1246661914 2015-4-26	22869	liu1246661914 2015-4-28 21:04
[原创] 利用DSP builder在FPGA上实现FIR，使用signalTapII进行硬件测试遇到问题	冰魄玉露 2015-4-28	42974	冰魄玉露 2015-4-28 20:01
[求助] 一个求一组数据最小值的问题 ...2	zebfff 2015-4-24	156675	zebfff 2015-4-28 16:55
[求助] 谁能给我解释一下这个电路图	hhy8926351 2015-4-27	32260	求剑 2015-4-28 16:06
[求助] SPI—slave模式，时序分析问题，急！求助！在线等！（刚发的那帖子貌似图挂了）	wdzic_fbb 2013-5-16	77646	小金豆 2015-4-28 15:07
[求助] ISim,modelsim仿真查看内部信号波形时，只显示后一部分，前面的没显示，电路肯定没错	lenlendenuan 2015-4-25	23003	jun_dahai 2015-4-28 14:42
[求助] K7系列TRI-MODE ETHERNET MAC问题	cdywsohu 2015-4-28	02158	cdywsohu 2015-4-28 14:03
[求助] fft_nco联合仿真报错	hgbest 2015-4-28	01336	hgbest 2015-4-28 10:25
[讨论] 做ddr3接口的合理速度范围？	zyj3334683 2015-4-24	25457	woodhorse 2015-4-28 10:06
[求助] 求助：后仿，出现点问题，求懂得后仿的大神，给指点讨论，本人在读硕士，水平有限 - [悬赏 30 信元资产] ...2	redleaf1988 2015-4-24	137274	huangxjmail 2015-4-28 09:12
[求助] 一个求一组数据最小值的问题	zebfff 2015-4-24	32583	董小三 2015-4-28 07:14
[求助] xilinx V6板子怎么调IO电压	chenfengrugao 2013-6-8	812739	XDUZBL 2015-4-27 18:46
[求助] PTPX中time_based模式功耗分析问题	wdzic_fbb 2012-5-10	13232	goco 2015-4-27 16:40
[求助] 关于xilinx fir use reloadable coefficient的用法 ...2	110500623 2011-9-16	1412532	1074190665 2015-4-27 16:14
[求助] quartus布局布线问题	gupishaonian 2015-4-27	68788	gupishaonian 2015-4-27 14:04
[求助] FPGA如何实现顺序操作比较好？ ...2	xyd237529 2015-4-24	134604	mosou 2015-4-27 13:47

1 ... 403 404 405 406407408 409 410 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块