数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 433 434 435 436437438 439 440 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教关于quartus如何添加时序约束	hzh_zxc 2011-6-15	914265	笑陵韵 2014-11-19 16:46
[求助] Altera寄存器没有复位为0，也没有赋初值为0，编译之后输出是低电平还是高电平？	panlei_wh 2014-11-19	22589	panlei_wh 2014-11-19 15:41
[求助] ISE error pack：679 求助！急	远方加油 2014-11-18	32643	acgoal 2014-11-19 13:03
[求助] 研究生毕设 ...2	Lynn3080 2014-10-21	125793	360975717 2014-11-19 11:16
[求助] 一个时序优化的问题。。。。 ...2 3	东方之子yj 2014-11-17	248407	东方之子yj 2014-11-19 10:42
[求助] 请问在没有IP核代码只有板子的时候怎么验证设计的正确性？	360975717 2014-11-19	01726	360975717 2014-11-19 10:41
[求助] verilog 敏感列表 ...2	飞的更高8 2010-11-25	117456	wuleitju 2014-11-19 09:37
[求助] SystemC代码debug求助	sylorbeijing 2014-11-19	02248	sylorbeijing 2014-11-19 07:34
[求助] DDR3求助	wangzhencast 2014-11-3	32690	CoCo3646 2014-11-18 22:48
[讨论] verilog存储器类型变量，占用资源较多 reg [22:0] rom_base_10Hz [0:120]	miaoxikui 2014-11-5	55301	archillios 2014-11-18 22:20
[求助] Altera uniphy_ddr3_controller 错误	yxic 2011-12-31	99864	CoCo3646 2014-11-18 21:59
[求助] quartus用IP核生成DDR3 SDRAM CONTROLLER WITH UNIPHY时编译出错	getitstart 2014-4-21	88296	CoCo3646 2014-11-18 21:58
[求助] 求大胜！！！单端口和双端口RAM的区别是啥？？？	坤子 2014-11-3	23589	acgoal 2014-11-18 20:11
[讨论] 感觉ISE的UCF语法好乱啊……	linghuqiubai 2014-11-18	02429	linghuqiubai 2014-11-18 11:20
[招聘] tms320f28335开发板	小小天地 2014-11-17	03366	小小天地 2014-11-17 20:42
[求助] 谁有Xilinx ISE Design Suite 10.x FPGA开发指南-逻辑设计篇的CDROM的资料	691564736 2013-5-25	94362	haoliuxin 2014-11-17 16:35
[求助] 求支持ISE10.1的Modelsim XE 软件	314817981 2014-11-17	01678	314817981 2014-11-17 14:56
[求助] 求助$signed的用法 ...2	welco 2011-11-17	1019220	cbg 2014-11-17 14:31
[求助] eflash控制器设计问题求助	courageheart 2014-11-12	45971	courageheart 2014-11-17 11:29
[求助] xilinx的fifo使用	574920045 2014-11-14	32467	574920045 2014-11-17 08:52
[求助] 请教一个语法问题	xikezn 2014-11-8	73524	tong_nus 2014-11-16 20:08
[求助] SOS，vivado综合一直卡在Initial Routing	qinzhanao 2014-11-9	35276	ymtjsslh 2014-11-16 10:42
[求助] 使用分频时钟模块的复位问题	qianyuji 2014-11-13	84938	xduryan 2014-11-16 10:18
[原创] 从快速时钟到慢速时钟的 multicycle path 设置	woody0921 2014-11-16	02358	woody0921 2014-11-16 02:58
[求助] 后学末进求助论坛各位大大！！！ ...2	GIOOIG 2012-6-5	115518	glace12123 2014-11-15 23:56
[求助] DCI的VRN和VRP接反了，有什么影响吗？	cuizehan 2010-10-21	23826	jys1990 2014-11-15 15:36
[原创] fifo depth 计算 ...2	zhouzhiping849 2010-6-18	107792	杀猪的日子 2014-11-15 11:58
[求助] 建立时间和保持时间不满足如何解决 ...2	歪枣树 2011-12-8	1418762	522526tl 2014-11-15 09:42
[求助] 求助：sram的偏移约束写法 ...2	sally050119 2014-11-12	167963	linghuqiubai 2014-11-14 17:50
[求助] FPGA新手关于板子型号的疑问 ...2	IC.Michael 2014-11-13	115187	a254591139 2014-11-14 15:05
[求助] vcs能取消显示特定类型的warning吗	xikezn 2014-11-13	12022	xikezn 2014-11-14 12:22
[求助] 求助，仿真时候时序自动改变？	suiciki 2014-11-14	22151	suiciki 2014-11-14 10:49
[求助] ncverilog 查看 toggle rate/coverage	jiaoxin12366 2013-8-15	12969	jiaoxin12366 2014-11-14 09:31
[求助] RC(RTL Compiler)怎样设置bc_wc时序分析	chenfengrugao 2014-11-10	12071	chenfengrugao 2014-11-14 09:17
[其它] TI DLP® LightCrafter™ Display 3010 评估模块	vipjph 2014-11-13	01868	vipjph 2014-11-13 21:42

1 ... 433 434 435 436437438 439 440 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块