数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 431 432 433 434435436 437 438 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] memory compiler生成SRAM的问题	rmflyer 2014-11-28	02330	rmflyer 2014-11-28 17:09
求助：IPcore生成BlockRAM遇到的问题	tezhong 2007-6-17	45937	cbg 2014-11-28 16:54
[求助] ICC导出的gds在candence里看不到线网名	belamy 2014-11-28	01835	belamy 2014-11-28 10:28
[求助] cic插值滤波器归一化增益需不需要在verilog代码中体现	hanxiong99 2014-5-31	23599	gygyg 2014-11-28 10:20
[求助] xilinx fpga ram	2319981848 2014-11-27	12260	linghuqiubai 2014-11-28 09:12
[求助] 有关半带插值滤波器的设计问题 ...2	hysterialee 2012-8-7	1210039	fox2738 2014-11-28 00:45
[求助] 同样位宽的mux和比较器，哪个面积更大？	alenww 2014-11-27	13290	lg20025779 2014-11-27 19:27
[求助] 关于I2C主机寻址从机的问题	谁枫而飘 2014-11-27	11892	lg20025779 2014-11-27 19:25
[求助] ICC使用求助	onearangel 2014-11-26	12649	onearangel 2014-11-27 18:34
[求助] Timing Arcs是什么意思呢？	HADIST 2013-5-24	616128	522526tl 2014-11-27 16:58
[求助] 求问aldec编译verilog的问题	yschen9218 2014-11-27	02274	yschen9218 2014-11-27 14:16
[求助] 想自己做个电子时钟 - [阅读权限 255]	西西在冰城 2014-11-23	82369	西西在冰城 2014-11-27 11:48
[求助] 对于case语句的讨论	seanweis 2014-11-27	22488	seanweis 2014-11-27 11:34
[讨论] 在verilog程序中可以调用VHDL写的模块么？	kekeguda 2012-10-20	76822	michaelzhang561 2014-11-27 10:25
Verilog 如何调用VHDL模块	l386 2008-12-12	411391	michaelzhang561 2014-11-27 10:10
[原创] FPGA I2C配置编解码芯片老不成功	jinchun101607 2014-11-24	22759	jinchun101607 2014-11-27 09:27
[求助] Verilog仿真问题	seraph1001 2014-11-18	12152	seraph1001 2014-11-26 21:32
[求助] DDR3	江海堕游 2014-11-26	02273	江海堕游 2014-11-26 21:05
[求助] 如何提高FPGA综合后的最高频率？	zhuyuefeng2009 2014-11-18	83772	gjb649666926 2014-11-26 12:40
[求助] 学生党求姿势，FPGA怎么烧写？	陶乾刚 2014-11-22	52856	gjb649666926 2014-11-26 12:39
[求助] DC逻辑综合求助	onearangel 2014-11-25	74929	onearangel 2014-11-26 12:01
[求助] 本科进华为海思能干嘛。。。 ...2 3 4 5 6	thanksoar 2011-9-7	5129631	CC长兴 2014-11-25 22:36
[求助] vivado multi_path 问题求助	denifee 2014-11-25	12193	polozpt 2014-11-25 20:55
[求助] 逻辑延迟占25%，连线延迟占75%的话是不是代码有问题了？	zhuyuefeng2009 2014-11-24	32619	zhuyuefeng2009 2014-11-25 19:35
[求助] EP4CE22E22的101脚怎么设置才能使用？	wgang0224 2014-11-24	13557	zhaojingzb 2014-11-25 19:08
[求助] 请问zynq7000的普通差分线的速度	gaigaihust 2014-11-25	01747	gaigaihust 2014-11-25 16:32
[求助] modelsim testbench verilog有没有产生随机无符号数的函数？？	xu7936 2014-11-22	24251	xu7936 2014-11-25 15:30
[求助] 通过FPGA烧写外部EPCQ256 flash问题请教(讨论)	曾义和 2014-11-25	14832	曾义和 2014-11-25 14:25
[求助] 在线跪求大神解决EDK中Powerpc中断的问题	1991邂逅1991 2014-11-24	12497	1991邂逅1991 2014-11-25 11:21
[求助] FPGA的全局时钟管脚	linghuqiubai 2014-11-19	86367	linghuqiubai 2014-11-25 09:46
[求助] What is the best book to learn Verilog	龚_利90 2014-10-11	32269	sky333 2014-11-25 03:17
[求助] Xilinx的不同的器件之间占用的资源数量可以相互转换吗？	zhuyuefeng2009 2014-11-24	11973	buley 2014-11-25 00:14
[求助] 求助：关于xilinx 板级验证的一个问题，望FPGA大神多多指教	bboyzhangyu 2014-11-24	22460	buley 2014-11-25 00:13
[求助] 毕业论文求助（急）dds频率可变方波的产生 ...2	血与泪交织 2013-6-2	107346	bucker007 2014-11-24 23:51
[求助] ISE中支持systemverilog吗？	zhuyuefeng2009 2013-12-15	62886	zhuyuefeng2009 2014-11-24 21:40

1 ... 431 432 433 434435436 437 438 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块