数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 463 464 465 466467468 469 470 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx13.3 后的EDK教程 ...2	shiyinjita 2013-6-25	114089	shiyinjita 2014-6-8 13:54
[讨论] 《嵌入式软硬件协同设计实战指南：基于Xilinx ZYNQ》读后感	gaochy1126 2013-3-14	96101	nuaacym 2014-6-8 13:38
[原创] 关于Xilinx的QDRII控制器的初始化问题	jingshuizhuxin 2010-12-13	43352	nuaacym 2014-6-8 13:37
[求助] debussy+modelsim的仿真用Verilog可以，用VHDL就不行 ...2 3	edutainment 2010-3-4	2211733	sasso 2014-6-8 02:34
[求助] 三星的sdram上电DQM设置	574920045 2014-4-28	32219	wgej1987 2014-6-7 23:06
[讨论] 基于FPGA的DVI转VGA	574920045 2013-8-22	56742	sasso 2014-6-7 20:22
[原创] 讨论帖版块禁止用急急急单独等作为标题 !!!!!!!!!!!!	shiyinjita 2014-6-2	12616	sasso 2014-6-7 19:43
[求助] 想请教一下大师们verilog达到编程熟练规范应该看那些书能少走些弯路？	晓呆 2014-6-5	63134	sqwang93 2014-6-7 08:28
[求助] Altera FPGA 控制三速以太网IP核（TSE）问题	平凡的足迹 2014-6-6	02596	平凡的足迹 2014-6-6 11:24
[求助] VCS中的coverage merge功能	arsenal1215 2010-12-2	94565	sasso 2014-6-6 00:57
[求助] 使用stratix 4做多通道LVDS输出，如何约束TCCS最小？	miroc 2014-6-4	43546	miroc 2014-6-5 23:46
XILINX ISE11.3 已提供下载 ...2 3 4 5	crazyfind 2009-9-30	4815288	paulry 2014-6-5 21:42
[求助] 关于ddr2 controller仿真的问题，望解惑，感激不尽	hexuezu 2012-4-5	33534	sunisi2008 2014-6-5 17:32
[求助] 关于FPGA模块相互影响的问题	jameswu907168 2014-6-3	42657	wgej1987 2014-6-5 16:21
[求助] SDRAM串口打印出的数据出现重叠消失	14730497 2014-6-4	22583	wgej1987 2014-6-5 16:05
[求助] Verilog程序运行时序错乱了	sgg19964 2014-6-5	64277	sgg19964 2014-6-5 15:15
[求助] SDRAM相移问题	14730497 2014-6-4	64355	wgej1987 2014-6-5 14:38
[求助] DC中生成时钟怎么约束	sqqwm 2014-6-5	12338	wgej1987 2014-6-5 14:34
[求助] 有用过这款开发套件的吗？Cyclone III FPGA Development Kit	晓呆 2014-6-4	22150	wgej1987 2014-6-5 14:21
[求助] Systemverilog有没有类似VHDL的VITAL的东西？	飞扬紫百合 2014-6-5	11475	wgej1987 2014-6-5 14:12
大家觉得这本书如何？Priciples of Verifiable RTL Design, 2nd Ed. 有电子版吗？ ...2	crazytnt 2004-3-12	115623	zhangjunxf 2014-6-5 10:26
[求助] 使用Stratix 4的GX模块，能否屏蔽掉所有串口协议？	miroc 2014-4-15	22400	miroc 2014-6-4 22:57
[求助] 原理图设计为什么综合不过去。。。	yuhenmang 2012-8-2	47750	丫丫YA 2014-6-4 21:29
[求助] cadence设置问题？！！菜鸟求助，拜谢。 - [悬赏 100 信元资产]	lbz053273 2014-6-3	12573	lbz053273 2014-6-4 17:37
[资料] Zynq-7000可扩展处理平台介绍文档	wdzfd 2013-3-6	53668	nklc2009 2014-6-4 14:24
[求助] FPGA的学习方向 ...2 3 4 5	shiyinjita 2011-10-15	4216704	菜鸟要飞 2014-6-4 09:06
[原创] SDRAM 串口通信遇到问题	14730497 2014-6-3	01736	14730497 2014-6-3 23:31
[讨论] formal问题	liyanyu_1987 2014-5-30	22738	tristin_sung 2014-6-3 17:17
[求助] 有一段关于DLL用于倍频的描述不太理解	zhuyuefeng2009 2014-6-2	24641	caobaolong 2014-6-3 17:08
[求助] 如何统计DC综合后的门级网表中某种标准单元的个数	sillybean 2014-6-3	22492	orlye 2014-6-3 16:05
[原创] 请问怎么用rodshd进行rom初始化文件加载	周建伟 2014-6-3	01897	周建伟 2014-6-3 12:06
[求助] 关于波形发生器	lori-moon 2014-5-22	33017	xushuai_hit53 2014-6-3 11:00
[求助] 新手求教布思算法基4程序，各位看官帮忙看看哪错了	1011002138 2014-6-2	02193	1011002138 2014-6-2 21:02
[求助] 我想问一下DLL一般会在哪种情况下用到	zhuyuefeng2009 2014-6-1	01691	zhuyuefeng2009 2014-6-1 20:41
[求助] 急急急急急急急	留白在不在 2014-5-31	21835	留白在不在 2014-6-1 18:49

1 ... 463 464 465 466467468 469 470 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块