在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] DC不能生成网表文件是什么原因? ICSYS 2014-5-20 12141 vistas 2014-5-21 07:54
[求助] verilog语法问题  ...2 linsklmx 2014-5-13 178908 liliwa 2014-5-20 22:54
[求助] 关于Modelsim下的DDR仿真 zz_3070 2013-1-25 86063 nj_yanglu 2014-5-20 22:20
怎么设计一个占空比调节电路? we1222 2008-11-17 64176 nj_yanglu 2014-5-20 22:16
[求助] ise布线没有布通,看到的是pll相关的信号 574920045 2014-5-20 03145 574920045 2014-5-20 17:48
[讨论] JTAG的TMS信号是如何产生的,有人研究过吗? lingyunmu666 2014-5-20 01874 lingyunmu666 2014-5-20 16:54
[原创] 请教个verilog语法 atlandis 2014-5-15 62772 atlandis 2014-5-19 17:51
[求助] 如何让FPGA一部分工作,一部分不工作,是用时钟使能信号吗? zhuyuefeng2009 2014-5-19 32019 chencsw 2014-5-19 13:46
[求助] 导师不放实习求助 xiaoyuer598 2014-5-17 63518 haimo 2014-5-19 13:43
[原创] 请教ISE管脚 IOB约束 IOB=force是什么意思呢 atlandis 2014-4-16 66076 菜鸟要飞 2014-5-19 08:45
[求助] ise13.3管脚问题 574920045 2014-5-17 01615 574920045 2014-5-17 14:18
[求助] 用modelsim时序仿真乘法器时出现value out of range 的错误 风在竹林 2014-5-17 02050 风在竹林 2014-5-17 12:20
[求助] 求问 关于 inout管脚相连问题 nosilence 2014-5-16 32770 nosilence 2014-5-17 12:17
[求助] Xilinx ISE 14.6 for linux ino1988 2014-1-22 23170 michael_klein 2014-5-17 10:53
[原创] 基于FPGA的DDS合成正玄波(Verilog) 123456789CUIT 2014-5-17 01944 123456789CUIT 2014-5-17 10:21
[原创] Ham_code_decode(基于FPGA的汉明码的编码与译码) 123456789CUIT 2014-5-17 01818 123456789CUIT 2014-5-17 10:15
[求助] 求助—DDS里锁相环无输出? january_c 2014-5-11 11980 january_c 2014-5-16 22:53
[求助] 组合逻辑latch的影响 yichaoren 2012-10-31 74678 wendyyang100 2014-5-16 19:07
[求助] 非时钟引脚给指定到时钟引脚怎么解决 nb533 2014-5-15 54945 lwukang 2014-5-16 19:06
[求助] 真心求教--3-5万门逻辑单元的芯片哪个系列较为便宜-准备小批量 rednecker 2014-5-16 12085 everhappy 2014-5-16 15:49
[求助] FPGA毛刺的困扰  ...2 hexuezu 2012-3-29 166265 yeyuren 2014-5-16 15:45
[求助] ise综合 574920045 2014-5-16 11950 everhappy 2014-5-16 15:40
[原创] Cadence支持多核仿真吗? ieeepanda 2010-9-6 76138 wgy10086 2014-5-16 07:31
[求助] 求助:GTX远端还回该怎么配置? dddk 2012-12-20 32538 ye241474698 2014-5-15 18:29
[求助] 但是好像关于quartus FFT IP核 知为123 2014-5-15 01633 知为123 2014-5-15 15:34
[求助] 有没有大神做过IC数字水印之类的,缓冲器插入的问题求助 tzz_hit 2014-5-15 01510 tzz_hit 2014-5-15 15:11
谁做过uart的进来  ...2 zhangjiaxun 2009-11-14 196740 wbaif 2014-5-15 14:29
[原创] EDK工程设计流程 supermanqc 2012-9-4 62479 guanxiang2009 2014-5-15 11:54
[求助] 如何看EDK的资源利用率? 菜鸟要飞 2014-5-14 11640 菜鸟要飞 2014-5-15 11:34
[求助] ise对混合语言编译的支持 574920045 2014-5-13 11943 iidestiny 2014-5-15 10:58
[求助] 模块化串口设计问题 517650971 2011-10-17 89904 个儒 2014-5-15 10:28
[求助] zynq7000的一个lut有多少管子? alien920804 2014-5-15 02295 alien920804 2014-5-15 10:03
[求助] 基于GPIO 实现FPGA远程把配置 大海ai 2014-5-15 01597 大海ai 2014-5-15 09:35
[求助] ISE 如何实现8倍频 guyefeng123321 2014-5-13 65484 tangganping 2014-5-14 18:28
[活动] Xilinx 网上研讨会:如何低成本驱动多个实况摄像头和显示器(5月15 10:00) jackzhang 2014-5-14 01917 jackzhang 2014-5-14 14:26
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-17 10:57 , Processed in 0.262116 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块