数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 467 468 469 470471472 473 474 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 状态机的仿真问题 - [悬赏 20 信元资产]	ziseouranle 2014-5-13	33149	denifee 2014-5-14 12:38
[原创] 关于 XILINX FPGA 中时钟不用时钟管脚的问题 ...2	supermanqc 2012-9-4	134698	tangganping 2014-5-14 09:26
[求助] 关于在FPGA上实现串口通信的问题	老范 2014-5-13	66268	glace12123 2014-5-13 21:10
[原创] 请教个方案	atlandis 2014-5-13	22201	atlandis 2014-5-13 19:44
[求助] 求助设计一个存取模块！求帮助！！！	ningshoabao 2014-5-12	52784	orlye 2014-5-13 16:27
[求助] 按键消抖没有输出求教	leomeng 2011-10-19	93024	zhang5530517 2014-5-13 15:22
[求助] PC作主端口通过PCIE访问FPGA效率很低？ ...2	挂在天边的鱼 2014-4-30	114525	icsystem 2014-5-13 12:27
[求助] 一个菜鸟问题，DC综合怎么产生门及网表？	ICSYS 2014-5-12	12170	orlye 2014-5-13 09:31
[求助] 在用Modelsim加激励仿真时总是显示# Error loading design	tchell 2014-5-9	224334	tchell 2014-5-12 16:44
[求助] 请教关于惯性延时的一个问题	etoptoetop 2014-5-12	02114	etoptoetop 2014-5-12 14:04
[求助] 在modelsim中怎么通过文件形式读取信号的频率等条件？	yongyuan_3166 2014-5-12	02012	yongyuan_3166 2014-5-12 13:56
[讨论] Questa Formal verification	huanguestc002 2014-5-12	02549	huanguestc002 2014-5-12 13:29
[求助] 怎么快速求一串二进制的第一个1的位置	nudtfei 2014-5-10	64757	nudtfei 2014-5-12 11:44
[求助] 急需过来人的指点！！！ ...2	lijuanwei 2014-4-22	185355	lijuanwei 2014-5-12 08:50
[求助] vhdl串口的长数据通信的实现	pinggougou 2014-5-6	22596	pinggougou 2014-5-12 00:22
[求助] 关于verilog语言的一个小问题，求助！！！	kebei94 2014-5-8	52280	iwantto 2014-5-11 21:23
[求助] 用VHDL实现一个8259终端芯片，求助	pqqkwp 2014-5-11	02353	pqqkwp 2014-5-11 18:42
[求助] 用verilog写计数器 ...2	星若天空 2013-12-15	195812	紫旋牛牛 2014-5-11 15:06
[求助] 请教一下SRAM的面积问题	jamesning 2014-5-11	01808	jamesning 2014-5-11 08:44
[求助] 谁那有PC访问PCIE设备的资料啊？	挂在天边的鱼 2014-5-4	11432	KSCNN 2014-5-10 20:43
[求助] 是不是altera的arria5和stratix5系列芯片工业级都是禁运的？	novemer 2014-5-8	12422	lwukang 2014-5-10 20:10
[求助] chipscop可以这样用吗？	菜鸟要飞 2014-5-8	43287	qwerty1_0 2014-5-10 18:56
[求助] Process will terminate 求解决	guyefeng123321 2014-5-7	22949	guyefeng123321 2014-5-10 12:34
[求助] 警告：net " "is missing source,defaulting to GND是什么意思	iwantto 2014-5-9	39909	iwantto 2014-5-10 12:12
A=Log(X) 的verilog code ...2 3	kevinwjs 2008-3-6	2415253	87692956 2014-5-9 23:23
[求助] 求助silvaco仿真ldmos的程序修改	木之夏夜 2014-5-8	23865	木之夏夜 2014-5-9 22:09
[求助] 设计异步FIFO的容量大小根据什么来定?	mushuichen 2014-4-27	55147	tangchaodefeng 2014-5-9 22:05
[求助] 两个按钮来加减同个变量的问题!!!!!到底错在哪??	xxxsaa 2014-5-6	42323	tangchaodefeng 2014-5-9 22:01
[求助] 听说很有航天院所，不让用verilog设计？求解答 ...2	huiyuanai3 2014-4-22	155287	立青 2014-5-9 21:24
[求助] verilog代码，无法实现用按键控制变量值的增减，求助	crazypo 2014-5-2	74760	立青 2014-5-9 20:55
[原创] win7 64位如何产生fsdb文件	huiyuanai3 2014-3-27	22898	CoCo3646 2014-5-9 20:21
[求助] hold不满足	topkingstar 2014-5-4	84701	diyangguang 2014-5-9 19:58
什么叫slew rate-limited clock source?	redapplepie 2007-3-9	33093	hujiaomianhao 2014-5-9 18:23
[求助] ise版本稳定性	574920045 2014-5-7	52306	418478935 2014-5-9 01:27
[原创] FPGA工作真心累。。。苦被啊。。。。 ...2 3 4	Turbo_Jet 2014-4-19	3411375	diyangguang 2014-5-8 22:39

1 ... 467 468 469 470471472 473 474 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块