数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 45 46 47 484950 51 52 53 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] FPGA设计实用分享02 之 XILINX的可参数化FIFO	chop147 2022-3-9	63369	ic886 2024-6-8 22:19
[原创] Xilinx官方的DP例程的建立步骤	chop147 2024-6-8	12100	ic886 2024-6-8 21:21
[原创] PCIE项目案例合集	chop147 2024-6-8	01378	chop147 2024-6-8 15:21
[原创] edp和V-by-on接口设计	chop147 2024-6-8	0882	chop147 2024-6-8 15:18
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？ ...2	艾克0928 2017-9-12	107680	Riching 2024-6-7 22:23
[讨论] vivado 模块被当成了blackbox	scutlee 2024-6-7	0605	scutlee 2024-6-7 11:26
[求助] 求移知上的AMBA进阶之AXI总线实战，可分摊学费	ysyandysm 2024-6-6	0888	ysyandysm 2024-6-6 17:11
[讨论] Altera HLS学习路径	海神波塞冬 2024-6-6	0923	海神波塞冬 2024-6-6 16:30
[讨论] 关于卡尔曼滤波的FPGA实现的想法	李宝绪 2014-1-20	12204	blazar 2024-6-6 15:33
[求助] spygalss cdc 数据用作时钟的报错怎么解决	kassadin 2024-6-4	61045	kassadin 2024-6-6 15:17
[求助] 有关nic400自带的dct综合脚本的问题	吕归尘 2024-6-4	61383	吕归尘 2024-6-6 10:16
[资料] VCS使用手册	ICer_hao 2024-6-5	21100	icroad 2024-6-6 00:50
[讨论] 用vivado综合完工程，文件路径就变了，那我怎么刷新文件呢？？	scutlee 2024-6-5	0635	scutlee 2024-6-5 18:29
[求助] Verilog中信号保持要不要明确写出来	时间在走人在变 2024-6-5	1903	zhaozhety 2024-6-5 18:21
[求助] vivado可以输出xdl文件吗？	Rita_Jia 2024-6-5	11090	西西在冰城 2024-6-5 15:35
[讨论] ICG怎么样插入？？	scutlee 2024-5-21	81373	kl_upc 2024-6-5 15:22
[讨论] 8b/10b编码与GTX的恩怨情仇精华3 ...2	qiurijian 2017-10-10	1814566	kl_upc 2024-6-5 15:19
[求助] 求问designware的div_lp_pipe IP是用什么算法实现的？	leolew 2024-6-5	0709	leolew 2024-6-5 09:58
[求助] spyglass cdc 报跨时钟域同步寄存器列表	watertree 2021-12-29	32185	easonjake333 2024-6-5 08:46
[原创] 求一篇论文	takeshineshiro 2024-6-4	2941	joshuacp 2024-6-5 08:04
优秀设计的十大戒律 ...2 3 4 5 6..7	coland 2008-5-22	6818648	clslhy 2024-6-4 18:09
[求助] 移位寄存器产生序列疑问	时间在走人在变 2024-6-4	1984	sogaside 2024-6-4 15:56
[求助] 问一个很基础的dc综合的时钟周期的问题	鹅鹅鹅丶 2024-6-4	31085	hxy2018 2024-6-4 13:28
[求助] verdi负功耗问题	chaotao_lin 2024-5-30	2786	chaotao_lin 2024-6-4 11:34
[求助] 请问有没有对TDF8532HH/N3芯片比较了解的大佬	Mrikato 2024-6-4	0543	Mrikato 2024-6-4 10:45
[讨论] 问一个问题，时钟分频的div_num不需要同步吗？？	scutlee 2024-6-4	0473	scutlee 2024-6-4 09:43
[求助] 关于ams 仿真器仿真速度过慢的问题	Amyha 2021-4-12	96347	qqlpp 2024-6-3 20:45
[资料] 【分享电子书】新一代通用视频编码H.266VVC：原理、标准与实现 ...2	zywttt 2024-1-26	152814	ic886 2024-6-3 19:36
[原创] xilinx_pcie工程	chenjun1234 2016-6-29	23025	Electron_tube 2024-6-3 19:15
[讨论] clock enable信号需要同步吗？？	scutlee 2024-6-3	1761	zero_0 2024-6-3 18:36
[原创] PCIE	want2019 2024-4-23	51405	Electron_tube 2024-6-3 17:02
[求助] Xilinx的HLS出来后，verilog语言会被淘汰吗？ ...2	unionten 2014-10-18	1816601	murphy522 2024-6-3 16:43
[讨论] temperature sensor可以关掉吗	scutlee 2024-6-3	3773	maomao198477 2024-6-3 16:16
[求助] INITIAL块下多个forever的情况求助	A1eksib_ 2024-6-2	41139	A1eksib_ 2024-6-3 13:34
[原创] NVMe over PCIe 逻辑加速引擎	xianuser 2024-5-17	21292	xidianuser 2024-6-3 13:33

1 ... 45 46 47 484950 51 52 53 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块