数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 48 49 50 515253 54 55 56 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] SPI中切换从选择信号 (ss_*_n) 以在数据帧之间进行切换有什么特殊作用？	FIFO_empty 2024-5-9	21176	拾冠 2024-5-11 09:42
[求助] IC设计各个流程分别产生什么后缀的文件？	清葱黏梢 2013-9-12	44747	maxy 2024-5-11 09:38
[讨论] vivado的warning	scutlee 2024-5-10	2697	774110102 2024-5-11 09:30
[讨论] 经过MMCM的时钟应该怎么约束？？	scutlee 2024-5-9	31250	xiaoxiaochen 2024-5-11 06:22
[讨论] 用vivado做bifile debug	scutlee 2024-5-10	0656	scutlee 2024-5-10 21:32
[讨论] vivado的mmcm问题	scutlee 2024-5-10	0498	scutlee 2024-5-10 18:01
[讨论] vivado是不是可以配置代码特定信号的值	scutlee 2024-5-10	3837	ilmkduse 2024-5-10 17:32
[求助] zynq	elp00 2024-5-10	2880	elp00 2024-5-10 15:55
[讨论] vivado	scutlee 2024-5-10	0544	scutlee 2024-5-10 14:50
[求助] tsmc的sram	zhang_cc 2024-5-10	01092	zhang_cc 2024-5-10 14:18
[讨论] 会不会是数组太大导致vivado综合的问题？？	scutlee 2024-5-10	21326	helimpopo 2024-5-10 14:14
[讨论] vivado 的 synth.elab.expandBusRegLimit	scutlee 2024-5-8	2593	scutlee 2024-5-10 11:05
[求助] FPGA进行usb枚举，ACK握手无效	LB_Adams 2024-5-8	2902	LB_Adams 2024-5-10 09:15
[求助] ring_buffer 和 FIFO 有什么区别	yuanpin318 2024-5-8	12157	xiaoxiaochen 2024-5-10 02:05
[求助] 高通待遇	yhcao 2024-4-17	31250	yhcao 2024-5-9 22:39
[讨论] vivado 的 get_pins能找到，但是综合的时候就说没找到什么原因呢？？	scutlee 2024-5-9	0839	scutlee 2024-5-9 09:49
[资料] 下一代数据中心白皮书	xuanzhiyilian 2024-5-8	11282	伪界 2024-5-9 08:27
[资料] FPGA研究报告-2020年10月	xuanzhiyilian 2024-5-6	41249	liguchu 2024-5-8 13:54
[讨论] 用vivado 例化 clk_wiz,提示no pin match	scutlee 2024-5-8	0779	scutlee 2024-5-8 11:34
[求助] 有限域生成元问题请教	laotui 2024-5-7	01027	laotui 2024-5-7 19:56
[求助] DC	fangwang85 2024-5-7	0569	fangwang85 2024-5-7 19:27
[讨论] flow 转设计	hbzhang_0 2024-5-7	1923	flyskyseu 2024-5-7 17:25
[讨论] 访问DDR如果要跨越4K地址呢	scutlee 2024-3-27	41354	Hillusionary 2024-5-7 17:01
[讨论] vivado综合用的xdc	scutlee 2024-4-29	2868	scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？	scutlee 2024-5-7	0651	scutlee 2024-5-7 09:40
[求助] verilog有符号位和无符号位运算位宽是如何扩展的？	dkylx 2019-4-29	86107	plplpo 2024-5-6 20:03
[原创] 小总结一下verilog的位宽与数据转换	yifenqian 2016-3-4	47748	plplpo 2024-5-6 19:57
[原创] perf-v开发板烧录及debug总结	羽无芯 2021-1-9	25252	sun029 2024-5-6 18:29
[求助] Ehternet 1000base-x pcs/pma例化问题	3008202060 2016-6-16	65616	sun029 2024-5-6 16:27
[求助] verilog位扩展规则	plplpo 2024-4-30	21236	plplpo 2024-5-6 14:17
[求助] 请问xlinx中的mig7 ddr控制器能否看到内部fifo？	xiaokai66 2024-5-6	0552	xiaokai66 2024-5-6 10:03
[讨论] 这段代码是不是应该@negedge wr_rst_n ?	wenfangsibao 2024-4-30	21119	HardFault 2024-5-6 00:03
[原创] NVDLA FSDB Share	atremp 2019-11-30	74029	mrpp 2024-5-5 18:02
[原创] FPGA NVMe Host控制器介绍与测试	WALI-123 2024-5-5	11237	jiangnaner 2024-5-5 13:14
[转贴] Mentor Graphics HDL Designer 2015 win ...2 3	ricvadim 2016-8-15	2612795	ic886 2024-5-4 17:14

1 ... 48 49 50 515253 54 55 56 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块