数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 50 51 52 535455 56 57 58 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FIR滤波器画图求解	海神波塞冬 2024-4-24	01270	海神波塞冬 2024-4-24 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	63908	cyt66 2024-4-24 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1419144	cyt66 2024-4-24 15:02
[讨论] 可以直接#10ps 这样吗	scutlee 2024-4-24	1692	zsftm 2024-4-24 14:14
[讨论] use macro parama has not been defined	scutlee 2024-4-24	0592	scutlee 2024-4-24 13:48
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？	Wade_ 2024-4-23	21352	Wade_ 2024-4-24 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	61260	scutlee 2024-4-24 09:28
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1320393	binnq 2024-4-23 17:19
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	72368	binnq 2024-4-23 17:01
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	149080	yuanpin318 2024-4-23 10:52
[资料] uvm验证课程 ...2 3 4	fool123 2019-11-14	3014832	ZQDN4 2024-4-23 10:48
[原创] 请教大家，vcs仿真时间如何设置？	american007 2023-5-8	64840	树欲静 2024-4-23 10:39
[求助] VC Verification IP for SPI的Datasheet	Ellis 2024-4-22	01358	Ellis 2024-4-22 22:12
[讨论] DDR 怎么时序约束	scutlee 2024-3-23	41224	robin0612 2024-4-22 16:46
[原创] spyglass check rules文档仅供大家一起学习 ...2 3	licongkai 2023-2-17	226399	kaixindelei 2024-4-22 11:15
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢	xingerzh 2024-4-20	0651	xingerzh 2024-4-20 15:01
[讨论] 不编译用verdi打开filelist看代码	scutlee 2024-4-18	21218	gaurson 2024-4-19 17:22
[求助] ic设计vs验证	yhcao 2024-4-17	51312	wuruic 2024-4-19 16:50
[求助] 求助一篇paper	gentle_man 2024-4-19	11037	DT27 2024-4-19 12:01
[求助] 求助关于NangateOpenCellLibrary的问题	小茂 2014-4-15	34839	ilxsh 2024-4-17 14:06
[求助] 求帮忙，写断言时，使用\|->操作符，vcs报错	like_play_nt 2024-4-17	1992	like_play_nt 2024-4-17 13:42
[资料] Vim UVM Snippets	AlvinRolling 2024-1-17	11657	3almap 2024-4-17 00:20
[讨论] OR	fangwang85 2024-4-15	3967	kk2009 2024-4-16 19:53
[求助] 求教上华0.5um工艺库怎么安装？	梦一直听不懂 2013-5-3	94554	D.BY 2024-4-16 15:55
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	83170	kaw1 2024-4-16 15:16
[原创] 用FPGA实现简单的UDP/IP通信精华3 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18188883	zxr789 2024-4-15 22:30
[讨论] 问个问题，1个clock和两个经过PLL产生的clock ...2	scutlee 2024-4-11	122298	xhopo 2024-4-15 16:32
[求助] 烧录失败	spring_biubiu~ 2024-4-15	0654	spring_biubiu~ 2024-4-15 15:00
[资料] 求s家cxl ip的databook~ - [已解决] ...2	lanren001 2022-3-28	124907	wang21202 2024-4-14 22:09
[求助] ！！求Verilog中case功能的综合优化算法！！	YYTS 2024-4-14	11029	YYTS 2024-4-14 17:50
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design	思慕悟言 2024-4-13	0831	思慕悟言 2024-4-13 18:23
[原创] 如何学好数字IC前端设计 ...2	战绽 2024-3-14	142329	战绽 2024-4-13 16:43
[求助] 如何自动对异步fifo进行功能验证？	钢铁孙 2017-4-4	54624	亮晶晶~ 2024-4-13 16:29
[求助] 数字芯片新工艺评估流程	zhx_sm 2023-2-6	22028	FrozenlipX 2024-4-12 15:54
[求助] 求助实现一个公式的计算	yl_070 2024-4-12	21225	yl_070 2024-4-12 14:38

1 ... 50 51 52 535455 56 57 58 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块