数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 567 568 569 570571572 573 574 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问是用ise做综合好还是用DC作综合好，现在那种用的比较多	bookbike 2012-10-22	34248	poiu_elab 2012-10-22 22:38
[讨论] 幸福的烦恼 ...2	南盗 2012-10-20	166511	南盗 2012-10-22 18:28
[求助] 大家来帮忙看看呢，modlesim仿真xilinxIP核出现这个问题	caiying1909 2012-10-22	12821	falloutmx 2012-10-22 11:57
[求助] 在DC综合调用DW流水线乘法器时出现的问题	hysterialee 2012-10-18	34197	hysterialee 2012-10-22 11:53
[求助] 菜鸟问个基础的问题，modelsim中如何显示$monitor的信息	bookbike 2012-10-22	12371	bookbike 2012-10-22 10:43
[求助] 请教modelsim中如何进行正弦波仿真？！	七尺男儿 2012-10-19	43423	七尺男儿 2012-10-22 10:15
[求助] ise map global placement 失败，是否需要手工放置？	yangchao1t 2012-10-21	12876	falloutmx 2012-10-22 09:16
[求助] Quartus ii Warning (332060) 一个异常的 clock 怎么关?	keyway 2012-10-22	03341	keyway 2012-10-22 07:22
[求助] HDL如何描述（写原语）才能使spartan6 单块LUT配置成双16bit呢？	yangchao1t 2012-10-21	03032	yangchao1t 2012-10-21 18:26
请问那里可以下载HDL_Turbo_Writer,谢谢 (无内容)	liuyingjiang 2004-1-9	33342	omlarn 2012-10-21 12:59
[求助] ISE 综合能过，implement design 死机	yangchao1t 2012-10-16	63854	yangchao1t 2012-10-21 12:27
[求助] 请教FPGA综合最高时钟问题！	cassun 2012-10-21	12580	Timme 2012-10-21 10:38
[原创] 请问图中的两个时钟间要设置set_false_path吗？ ...2	tntdog 2012-10-20	118808	Timme 2012-10-21 09:15
[求助] 学数字IC-论文难发啊	coolyafeng 2012-10-18	22516	higoogle 2012-10-21 02:12
如何设计这样一个串并变换的模块，有特殊要求	ssss1983 2007-6-9	23232	xiaqianbin 2012-10-21 00:18
卫星导航-我们必须发展北斗	fanyan861110 2012-10-20	03864	fanyan861110 2012-10-20 18:39
[原创] 坚决抵制synopsys到处收购的垄断做法，希望有更多的eda公司出现	杀猪的日子 2012-9-1	73399	lodestar6666 2012-10-20 18:26
[求助] 求做时钟按键思路	zjsxwc 2012-10-20	13542	cyberly 2012-10-20 14:42
[讨论] Quartus ii 时钟约束后,越编越烂?	keyway 2012-10-20	01926	keyway 2012-10-20 12:54
求助：在ISE中无法调用Synplify	WSQ927 2008-4-25	94862	kekeguda 2012-10-20 11:15
[原创] 在DC中set_driving_cell 和set_input_transition用的着都设置吗？	tntdog 2012-10-19	46891	tntdog 2012-10-20 08:31
关于Leon3	yeluisajoke 2008-7-25	13040	canito777 2012-10-20 06:22
[求助] 用VHDL语言设计一个频率计 - [悬赏 100 信元资产]	vhdml 2012-10-19	34064	vhdml 2012-10-19 14:44
有没有人安装过VERA6.2.8（linux版本）	lyu 2005-7-7	83936	canito777 2012-10-19 13:33
[求助] xilinx ise13 如何约束总线信号引脚到引脚的相对时延	wangxie_1112 2012-10-19	02465	wangxie_1112 2012-10-19 13:04
[求助] timing报告怎么会有DCM信号问题?	yangchao1t 2012-10-19	02032	yangchao1t 2012-10-19 12:07
[求助] spartan6 一个BANK 支持两片DDR2不？	shiyinjita 2012-10-19	01823	shiyinjita 2012-10-19 10:52
[求助] ISE13.2调用$random报错	SwordTiger 2012-4-10	25703	leebt 2012-10-19 10:26
[求助] 滤波结果的数据位如何截取？	jeer630 2012-10-19	18538	neoitachi 2012-10-19 09:51
[求助] 关于signal tap II 逻辑分析仪的几点小白问题	jeer630 2012-10-17	33246	yp19890718 2012-10-19 09:41
[原创] FPGA的sigal tap怎么用，求大神	shuaishuaif22 2012-10-18	32221	tiangua 2012-10-18 23:43
[求助] modelsim视频教程	flwlucky 2012-10-18	13796	njdemale 2012-10-18 20:31
[求助] synplify 2012 与 Quartus ii 12.0 问题好多?	keyway 2012-10-17	13409	飞扬紫百合 2012-10-18 16:38
[求助] 关于DSP与FIFO之间的交互的疑惑，求解答	326151792 2012-10-18	35389	fei_yang 2012-10-18 16:34
[求助] AHB协议下，HOST读写时钟能不能分离？	刹那天堂 2012-10-18	43047	飞扬紫百合 2012-10-18 16:29

1 ... 567 568 569 570571572 573 574 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块