数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 742 743 744 745746747 748 749 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


数字前端发文章 ...2	Tonyhai 2009-10-29	134843	wxfxwk1986 2009-12-14 22:01
求助ALTERA 的IP CORE	wszld 2004-6-29	63040	killsuns 2009-12-14 20:13
q2生成的pll输出时钟为什么有不应该的相位差？	becoll 2009-12-11	33227	becoll 2009-12-14 17:57
请教Lattice 的isplever导入源文件的问题	wangee 2009-12-12	12635	wangee 2009-12-14 10:30
如何将MAX2的cpld引脚设为高阻？？？	dapeng901 2006-3-23	24470	xiongherui 2009-12-14 10:10
关于ise掉电配置的问题	longerxue 2009-12-9	32601	suiping 2009-12-14 08:49
一种DC/DC转换IC IMP1613	huihuang621 2009-12-7	43057	ccteck 2009-12-13 18:59
请问版主：sopc属于这个版块吗	luyuntao 2009-12-8	12376	mxhdevice1 2009-12-13 11:14
谁能给个debussy 链接	haiwaw8 2009-12-8	22251	mxhdevice1 2009-12-13 11:12
任何对SRLC16E元件进行声明？	vfdff 2009-12-10	23396	mxhdevice1 2009-12-13 11:09
请问在quratusII仿真，能不能观察到里面的reg信号的？	yxm433 2009-12-10	42269	mxhdevice1 2009-12-13 11:05
用modelsim方真quartus产生的vho文件时总产生如下错误 ...2	洋洋 2003-12-22	168080	bikefish 2009-12-12 11:57
DCM时钟输出后仿真延时的问题	narcissist 2009-11-29	23244	narcissist 2009-12-12 11:39
ACEX1K器件内部FIFO ...2	kuangshunlan 2004-2-14	116232	chizya 2009-12-12 10:11
求格雷码计数器	liuji186 2009-12-11	02035	liuji186 2009-12-11 22:26
基于红外线微波探测技术报警系统设计	fanzm 2009-5-8	15278	西西南海 2009-12-11 16:28
用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？	becoll 2009-12-10	12432	becoll 2009-12-11 09:29
chip planner中Routing的总数量怎样可以直观的看到啊！！	dongshusong 2009-12-10	12851	dongshusong 2009-12-11 09:06
MAX+PLUS II 10.21升级包和全功能license ...2	frank123 2006-12-16	156920	pinder 2009-12-10 22:34
FPGA内部IP模块之间的匹配问题	jery125 2009-12-9	32257	yuanpin318 2009-12-10 13:18
怎样在ISE中查看完整的错误信息？	becoll 2009-12-9	22121	waver412 2009-12-9 23:15
求教高手, 這個Verilog code有可能改得更快嗎?	leesg 2009-12-9	32608	ix1982 2009-12-9 21:04
请教有关$readmemb的文件格式	tt 2009-12-9	14014	linuxluo 2009-12-9 19:12
xc3s1500和XC3S1500-3的区别	eyeloveu 2009-12-4	32190	haip 2009-12-9 16:00
FPGA内部模块的连接问题	jery125 2009-12-9	12623	eaglelsb 2009-12-9 15:29
模块的连接问题	jery125 2009-12-9	02195	jery125 2009-12-9 15:18
半导体技术论坛	flysnow000 2007-11-16	43318	tiantianxch 2009-12-9 14:12
这根信号线到底该怎么连啊？	becoll 2009-12-3	83128	tiantianxch 2009-12-9 13:56
请教：如何把FPGA的输出数据保存成文档格式	hudie2002 2009-12-8	23426	tiantianxch 2009-12-9 12:23
.	qdtest001 2009-11-30	63811	xiaogouggg 2009-12-8 18:11
请教-JTAG编程时MAXII系列器件的IO特性	attackiller 2008-9-25	13214	pingost 2009-12-8 17:33
请教各位大虾，调用NC仿真时出现的错误，怎么解决？	13915044350 2009-12-7	13022	13915044350 2009-12-8 16:55
在ise中如何生成mcs文件	longerxue 2009-12-8	09645	longerxue 2009-12-8 16:51
为什么FPGA输出时钟波形好差 ...2	weibow 2008-9-13	1410962	jincheng235 2009-12-8 15:11
程序问题	zhouliang 2009-12-5	22428	jhw 2009-12-8 14:04

1 ... 742 743 744 745746747 748 749 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块