在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
chipscope中如何保存设置 becoll 2009-12-8 04179 becoll 2009-12-8 10:28
数字锁相环的输入与输出关系? wjfblack 2009-12-7 45256 wjfblack 2009-12-8 10:15
为何延时减少了? becoll 2009-12-2 73446 becoll 2009-12-8 09:32
altera 的ddr2 IP是免费的吗? 怎么生成? chit_wps 2009-12-7 33059 chit_wps 2009-12-8 08:29
关于pci协议:configuration, I/O, and memory transactions? psd0208 2009-12-7 22762 psd0208 2009-12-7 17:54
Verilog Language Reference Guide——对你一定有用  ...2 taketa 2008-9-4 114950 FinalFantasy11 2009-12-7 11:06
如何在一台电脑上装两个版本的ise? qd0090 2009-12-5 24424 chenfengrugao 2009-12-7 09:20
请教SSTL的VREF如何设置? lifengjz 2009-12-4 94806 lifengjz 2009-12-6 17:56
HSPICE V2001 工作路径问题 xiaoshizhesan 2009-12-6 02544 xiaoshizhesan 2009-12-6 16:03
求助,关于CycloneII PLL的时钟输出 chit_wps 2009-11-19 13525 wdgui522 2009-12-4 22:29
cyclone IV eeRen 2009-12-2 12080 wdgui522 2009-12-4 22:12
Cadence 610和晶体管宽的关系? jieshunzhu 2009-12-4 32439 jieshunzhu 2009-12-4 19:59
代码求助! houjibin 2009-12-3 31985 houjibin 2009-12-4 10:33
[請教]G. C. Temes的兩本書 dogst 2009-12-4 03370 dogst 2009-12-4 10:25
帮忙了 bing_yl 2009-12-3 02053 bing_yl 2009-12-3 07:46
请教FPGA的除法 qd0090 2009-12-2 54138 wdgui522 2009-12-2 22:51
请教一下用如何实现用逻辑实现cdr liuji186 2009-12-2 02407 liuji186 2009-12-2 21:44
FPGA芯片下方过孔太多有什么影响 wangee 2009-11-24 73425 starlin 2009-12-2 20:11
请问这段代码是生成的还是写的? psd0208 2009-11-25 93285 etp_tt 2009-12-2 19:50
如何用FPGA实现10ms的延时?  ...2345 psd0208 2009-10-26 4012633 etp_tt 2009-12-2 19:43
请教下行为仿真和后仿真的中的问题 clkgtr 2009-12-1 53171 etp_tt 2009-12-2 19:35
FPGA开发板 wxwttf 2009-11-17 62796 wxwttf 2009-12-2 17:33
verilog hdl 入门绝好的例子集 oli 2008-6-25 83674 xianglins 2009-12-2 16:52
关于IC工作电压范围窄的问题求教 whxx 2009-11-29 12996 whxx 2009-12-1 21:59
ise综合时出现的警告 qd0090 2009-11-26 44251 zllei 2009-12-1 10:05
synopsys的elaborate命令怎么用? swgchlry 2005-1-6 25276 tiantianxch 2009-11-30 19:07
新手問個笨問題, 由Verilog到die photo... leesg 2009-11-29 13411 taoy1986 2009-11-30 10:51
哪位兄弟建一个数字前端的QQ群 chenfengrugao 2009-11-29 02254 chenfengrugao 2009-11-29 22:14
关于mpeg1音频部分party3的完整版 squirrel 2009-4-7 63003 denlly111 2009-11-29 16:15
dc 中出现以下提示是什么原因 chibijia 2009-11-27 42485 laoguai142 2009-11-29 00:48
FPGA下载线自己做  ...2 hanxiong99 2009-3-27 114959 zhoujin0 2009-11-29 00:05
收发分离电路求教 sohugu 2009-11-28 02706 sohugu 2009-11-28 23:01
开展VLSI设计教育培养ASIC设计人才.pdf wujunlongA 2009-11-28 23681 eaglelsb 2009-11-28 16:41
virtex5中的gtp和LVDS高速管脚可以作为普通IO使用吗? michael_li8 2009-11-28 13597 eaglelsb 2009-11-28 16:20
基于PCI总线的通用多DSP目标系统 weizl 2007-5-25 32767 lai_ye 2009-11-28 14:47
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-9 19:02 , Processed in 1.451611 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块