数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 77 78 79 808182 83 84 85 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于jtag的问题，	苍穹521earth 2023-4-13	82439	gerry1812 2023-6-3 21:45
[求助] 一个模块的真值表在工艺库中找不到对应的模块	leos23 2023-6-2	11511	jzr1989 2023-6-2 18:39
[原创] Malogic FPGA 开发板方案及硬件整体出售	dodoee 2023-6-1	11957	dodoee 2023-6-1 22:26
[求助] vcs后仿指定模块nospecify notimingcheck	52927605@qq.com 2023-6-1	22772	52927605@qq.com 2023-6-1 14:53
[求助] set_input_delay，相对时钟具体指哪个？	lipoi 2023-5-31	22161	lipoi 2023-5-31 23:26
[求助] Verilog 中 specify延迟和门单元延时冲突问题	waynetest616 2023-5-31	11779	mgc455 2023-5-31 18:11
[求助] 数字sigma delta 调制器	啥都会 2023-5-31	01422	啥都会 2023-5-31 14:49
[原创] 万变不离其宗的异步FIFO面试（一） ...2	wenhuajianyuan 2019-5-10	1947179	paley_p 2023-5-31 09:03
[求助] 【求助】DDR3 ODT以及PCB设计中CK与DQS相位关系问题。	smartchen 2015-9-8	46857	yuxiaoxu870728 2023-5-30 22:01
[求助] synopsys dc 综合问题	freemanhans 2023-5-30	62306	freemanhans 2023-5-30 17:48
[求助] 想知道cortex-m0内核包含哪些外设	kgdvfhpfss 2023-5-29	01779	kgdvfhpfss 2023-5-29 17:13
请问大家有没有碰到过综合后还有assign语句残留的问题	yilan77 2005-8-30	87745	enjoy545352 2023-5-29 17:00
[求助] xilinx复数乘法器的一个疑问。	qiurijian 2017-2-15	810676	xjjhi 2023-5-29 16:14
[求助] 关于 250M 比较器，计数器一个问题	wangminhua2 2012-7-5	02967	wangminhua2 2023-5-29 10:32
[原创] FPGA原型验证设备都有哪几家？	american007 2023-5-19	21963	guofu2010 2023-5-28 22:08
[求助] 同一个bit文件下载在同一型号的不同开发板上	come_on_sn 2023-5-27	41772	come_on_sn 2023-5-28 09:56
[求助] 急求各位大神解答，万分感谢！！Error: (vsim-3170)	lirunxiang 2013-5-12	86327	masum 2023-5-28 02:51
[求助] 想实现对某个时钟相位动态调整的话	come_on_sn 2023-5-16	82052	come_on_sn 2023-5-27 15:15
[求助] 请教：串转并为什么一般使用移位寄存？	听风漫步 2023-5-25	22026	jl1374141105 2023-5-26 08:48
[资料] System verilog 和verilog 以及perl经典书籍 ...2 3	我不是三毛 2018-12-7	2911165	laplace88 2023-5-25 19:42
[求助] DC workshop lab1 求助	lipoi 2023-5-24	12446	lipoi 2023-5-24 16:28
[求助] VCD2VEC转换	黄焖鸡 2023-5-24	22173	黄焖鸡 2023-5-24 15:00
[讨论] A Xilinx Application has encountered an unexpected error	xiangeryong333 2011-8-24	48431	beanspower 2023-5-24 09:26
[原创] sigma-delta ADC调制器的采样频率大小	芯路 2023-5-23	01435	芯路 2023-5-23 15:52
[求助] cadenceAMS仿真问题	黄焖鸡 2023-5-22	21812	esbwong 2023-5-23 08:49
[讨论] reset 信號, create_clock 優缺點	thjan65 2021-12-14	42959	ricvadim 2023-5-22 05:45
[求助] 有什么速度比较快的异步串行通讯接口吗？	白鲸挺可爱 2023-5-19	21874	cluster116 2023-5-20 12:25
[求助] 镁光MTFC64GAJ(emmc)	kuiyanwei 2022-2-23	22747	murphy522 2023-5-19 16:13
[求助] altera soc fpga 怎么将pl端收集到的视频信号传输到ps端的ddr中	巴库保安 2023-5-19	01264	巴库保安 2023-5-19 16:10
[原创] FPGA NVMe SSD 高速存储 RAID0	海浪的影子 2022-3-3	43077	murphy522 2023-5-19 16:06
[招聘] 基于zynq的支持X4 Gen2 RC PCIE - [阅读权限 10]	lmyapple 2017-7-23	5152	murphy522 2023-5-19 16:02
[原创] 赛灵思的GTX接口如何发送接收低速信号（100Mbps左右）	jxyggg 2021-5-19	63156	murphy522 2023-5-19 15:56
[资料] SD4.0协议中文版 ...2	zhoulian 2019-7-30	157350	murphy522 2023-5-19 15:22
[求助] Altera/Modelsim仿真FIR Compiler 2核的问题	cameion 2014-6-6	78246	mmx123 2023-5-18 11:38
[求助] Verilator 可以将verilog转为C++或者systemC，有人用过吗？	somey 2015-11-18	35537	cao_phi_ho 2023-5-16 17:25

1 ... 77 78 79 808182 83 84 85 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块