数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 79 80 81 828384 85 86 87 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] VMware进入IC_EDA时很慢	北极的星辰 2023-4-27	12148	北极的星辰 2023-5-4 09:25
[原创] 用于综合的edf网表能否用于使用vcs仿真？	american007 2023-3-10	12185	american007 2023-5-3 10:35
[求助] AHB总线设计，外设少要不要裁剪位宽，对功耗影响大吗？	硅下亡魂 2023-3-2	42230	硅下亡魂 2023-5-2 18:46
[原创] 串行协议及其实现	xxyang2022 2023-5-1	11920	yuanpin318 2023-5-1 15:58
[招聘] 6000元现金找做个深度强化学习的代码，现金酬谢，不坐班	chenwen3678 2023-4-28	12344	guolingho82 2023-5-1 06:42
[求助] 菜鸟求助，关于DC和SRAM ...2	ysxiliu 2012-12-3	106955	guolingho82 2023-5-1 06:40
[求助] 关于systemverilog数组的问题	nullptr 2023-4-30	01719	nullptr 2023-4-30 16:20
[解决] 模拟集成电路设计视频	liuhuanjunfly 2023-4-28	01855	liuhuanjunfly 2023-4-29 11:30
[资料] 了解一下，有好友加一下问问	ssterry 2023-4-28	01647	ssterry 2023-4-28 13:23
[调查] 新人有什么推荐的设计项目做做呢？	zh_ic_good 2023-4-25	22785	zh_ic_good 2023-4-28 09:40
[求助] checker not found.instantistion must be of a visible checker	sins17 2023-4-26	23309	sins17 2023-4-27 20:37
[原创] Verdi如何修改输出波形（连续输出波形）	北极的星辰 2023-4-27	02104	北极的星辰 2023-4-27 19:30
[求助] 新手用VCS 遇到这种情况，请前辈指导，说的详细点，不知如何解决！！ ...2	li123770 2016-8-15	1210218	北极的星辰 2023-4-27 17:01
[求助] 求帮忙下载一篇IEEE论文	固执的寻觅 2023-4-27	12189	云大大 2023-4-27 16:44
[讨论] verilog中类软件变量coding问题	Mr.F_zyd 2023-3-24	32271	kk2009 2023-4-27 16:44
[求助] 问一下各位前辈，校招如果要学一门脚本语言的话，学哪个比较好	devindang 2023-3-27	72471	kk2009 2023-4-27 16:42
[求助] gpio输入输出可以同时打开吗	xiuxing056 2023-4-4	73756	kk2009 2023-4-27 16:34
[求助] sigma-delta ADC中，数字抽取滤波器的这个指标是什么意思？	jifulu 2020-8-17	34910	荒何 2023-4-27 16:32
[原创] OTP bit位数值在数字电路的作用与用途	月弥星空 2023-4-10	12047	kk2009 2023-4-27 16:28
[求助] clkmux以及多个时钟约束	zhaoxueji 2023-4-13	42596	kk2009 2023-4-27 16:20
[求助] dc仿真不收敛 - [悬赏 100 信元资产]	zhoujun58 2023-4-26	32377	zhoujun58 2023-4-27 16:11
[求助] IC前端中快速加法器，乘法器的问题	Aflodit 2023-4-18	12038	kk2009 2023-4-27 16:10
[求助] AHB 相关问题	Hkb 2023-4-27	21850	p726488614 2023-4-27 16:06
[求助] design compiler报error：两个design使用了相同命名的宏定义	Violet1109 2023-4-19	11717	kk2009 2023-4-27 16:06
[求助] 有偿求DDR配置	andy9972 2022-12-3	22001	p726488614 2023-4-27 16:02
[求助] 请教个DDR控制器的问题	djqlyy2922 2022-12-15	32121	p726488614 2023-4-27 15:59
[求助] 综合 error	qq1656313299 2023-4-26	31941	kk2009 2023-4-27 15:48
[资料] 基于FPGA的无人机控制器设计与实现 ...2 3 4 5	zjllh 2015-7-7	4918467	kpsuwen 2023-4-27 14:06
FPGA与88E1111千兆以太网实现-软件包（UDP数据实现） ...2	topggmq 2015-1-16	116883	xinqi888 2023-4-27 11:35
[求助] ISE 14.7 注册码	sqy 2015-4-30	33384	jerrycao 2023-4-26 23:20
[原创] Verilog 寄存器组数需要参数话的设计	a772816320a 2022-12-8	22238	拾冠 2023-4-26 17:24
[求助] DC compiler_ultra,综合脚本中，使用 option -timing_high_effort_script没用 - [已解决]	小李子学芯片 2023-4-24	22377	小李子学芯片 2023-4-26 14:24
[求助] xilinx bfm simulation	pquyuande 2016-1-31	13392	kingmomo0001 2023-4-26 14:01
[求助] axi bfm license	masure 2013-5-15	410285	kingmomo0001 2023-4-26 13:57
[转贴] vivado关联vscode的错误	acdc11 2023-4-25	21067	flyger 2023-4-26 11:12

1 ... 79 80 81 828384 85 86 87 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块