数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 83 84 85 868788 89 90 91 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] 【西安】数字IC设计工程师（电源管理）	lucaer 2023-3-27	02147	lucaer 2023-3-27 15:08
[求助] 求助一个FPGA读写硬盘的代码	shendalian 2023-3-27	02183	shendalian 2023-3-27 08:15
[求助] 开源IP核	IC初出茅庐 2013-5-2	69983	Candydarte 2023-3-26 22:01
[求助] cadence中用ams进行数模混合仿真过程出现错误	liaoxiaojun 2015-7-2	64538	tangcw 2023-3-26 19:41
[求助] 请教下三段状态机加计数器计数错误的问题	华南舞王刘西蒙 2023-3-24	22266	华南舞王刘西蒙 2023-3-26 15:46
[原创] 推荐一个宝藏b站的转芯片验证博主	youyouyouyu1 2023-3-24	12375	zixin1hao 2023-3-25 10:46
[求助] ATPG testbench求解	bb21qwe 2023-3-24	01860	bb21qwe 2023-3-24 17:48
[求助] Vivado SDK无法运行	Qiuer 2023-3-24	01480	Qiuer 2023-3-24 17:39
[求助] ∑-△调制器控制分频器的设计疑问	菜鸟ASIC 2012-5-28	64407	qinkun 2023-3-24 10:24
[资料] CRC2022新书 ...2 3 4 5	ffq513 2022-3-7	4413031	yzwbb2013 2023-3-22 22:01
[求助] dc报error:module ***** cannot be found for elaboration	Violet1109 2023-3-21	11276	my2817 2023-3-22 21:56
[求助] AXI4 to Hyperbus接口控制器	freemanhans 2023-3-20	52473	freemanhans 2023-3-22 10:16
[原创] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	22873	yishuibihan 2023-3-22 09:46
[求助] 对组合逻辑 assign 和 always 有什么不同吗？	PayPal 2023-3-20	32465	clannad9 2023-3-21 15:12
[求助] VCS postisim 怪谈 - [悬赏 400 信元资产]	bb21qwe 2023-3-20	32071	bb21qwe 2023-3-21 11:01
[求助] 关于uvm中package与import uvm_pkg::*的疑问	Traviss 2020-11-16	88982	花伴星空 2023-3-20 17:55
[求助] spyglass 读取sdc ，get_pins 报错	dyytx 2017-9-20	56042	a7565169 2023-3-20 17:17
[求助] vivado license问题求助各位大佬	a25822258 2023-3-20	22064	a25822258 2023-3-20 17:12
[求助] 请问如何在spectre仿真器里面保存所有线电压	调皮捣蛋 2023-3-20	21815	调皮捣蛋 2023-3-20 15:52
[转贴] 分享一个好博客 ...2 3	zongkai2003 2010-9-17	2912805	huangluyang 2023-3-20 12:25
有人对systemverilog这种新的语言有研究么? ...2 3	Caron 2007-5-20	239120	huangluyang 2023-3-20 12:15
[求助] 跨时钟域的讨论 ...2 3	HADIST 2013-4-13	219344	huangluyang 2023-3-20 12:03
[资料] VERILOGHDL数字设计与综合第2版本科教学版 ...2	皮蛋不Q 2020-3-6	175431	lyt8650 2023-3-20 10:30
clock switch ...2	zhangjiaxun 2009-4-27	197969	Candydarte 2023-3-20 04:23
[原创] FPGA跟ASIC ...2 3	学习中ing 2018-7-24	219821	Candydarte 2023-3-20 04:17
建立时间与保持时间概述 ...2 3	zhouhong 2008-10-26	2717390	Candydarte 2023-3-20 02:20
[求助] 请问一下，apb为什么要用两组数据线（读/写），复用不是更简单更节约资源吗？	erwang 2022-11-14	62638	硅下亡魂 2023-3-19 19:03
[求助] vcs无法生成simv文件	zhuchens 2023-3-3	42403	Jinzzj 2023-3-18 20:40
[资料] NC--Verilog_tutorial文档	fengding 2016-9-10	94870	clannad9 2023-3-18 10:16
[求助] 请问verilog可以读xlsx文件吗？ ...2	调皮捣蛋 2023-3-16	105227	调皮捣蛋 2023-3-17 14:51
[求助] design compiler中set_case_analysis未传播成功	Violet1109 2023-3-16	12091	Alex_Liu95 2023-3-17 13:47
[求助] virtuoso里面pin端口的设置	调皮捣蛋 2023-3-16	22149	调皮捣蛋 2023-3-17 11:30
[原创] 请教一下，看到一些mcu使用同步复位，为什么？	badegg3 2023-3-16	11895	糊粘丶 2023-3-17 08:49
[求助] 请问virtuoso能直接用ADE仿真带有verilog模块的原理图吗？	调皮捣蛋 2023-3-16	01582	调皮捣蛋 2023-3-16 20:06
[资料] 哪位大神有denali DDR2的IP核我想拿来写个controller了。自己跑下仿真。。	lylchmm 2015-10-14	33072	j81mm 2023-3-16 19:44

1 ... 83 84 85 868788 89 90 91 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块