在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
各位高手,请教谁做过8路E1转换为1路16M数据流的fpga方案 younghot 2003-12-5 54055 guolh 2004-8-4 11:20
问:两个时钟交互使用与握手信号实现?? showting 2004-8-3 42815 bravelu 2004-8-4 09:25
建议专门放个破解的区 yungold 2004-8-2 22429 sjh324 2004-8-3 12:17
问:ACEX1K时钟问题 showting 2004-7-31 54403 showting 2004-8-2 09:14
问:pld的复用I/O脚问题 showting 2004-7-31 14455 atuhappy 2004-8-1 09:20
constriant的问题! liujianxi 2004-7-29 72965 liujianxi 2004-7-31 14:54
问:VHDL和Vverlog可不可以混合编程 showting 2004-7-31 12705 老扁 2004-7-31 13:42
DDR sdram reference voltage疑问 dragonyoo 2004-7-12 22780 jessesung 2004-7-30 14:27
请教 IC设计 2004-7-30 11705 老扁 2004-7-30 10:50
版主请教 hypee 2004-7-29 32433 hypee 2004-7-29 17:27
ModelSim 5.8SE B szjung 2004-7-29 02371 szjung 2004-7-29 11:08
版主,求救 hypee 2004-7-27 32153 hypee 2004-7-28 14:56
关于gclk2一问,请大家帮忙看看?   hengzhang108 2004-7-26 42792 greenpine 2004-7-28 09:17
原理圖 BUS 沖突 請各位大蝦救命 ZENGSHAOQUN 2004-7-27 63088 bravelu 2004-7-27 16:54
上升沿触发后,延时输出能否实现? markertang 2004-7-26 53689 bravelu 2004-7-27 15:27
使用altera pci ip core的问题 greenpine 2004-5-26 42858 outcastman 2004-7-26 22:40
设计pcmcia底板的一个新问题,请斑竹赐教。 Heisen 2003-7-18 82817 outcastman 2004-7-26 22:28
cpld的一些引脚在pcb中怎么处理??? showting 2004-7-26 22522 showting 2004-7-26 20:12
用verilog写一个时序图 lotusczy 2004-7-26 04620 lotusczy 2004-7-26 16:54
synplicity license 7.3.3 ghfly 2004-7-26 03148 ghfly 2004-7-26 13:06
关于MII口的问题 (无内容) 洋洋 2004-7-25 12075 洋洋 2004-7-25 18:16
请教前辈有关DC问题! yilan77 2004-7-11 32455 hitlzh 2004-7-24 11:23
求助,编译报错 wubian 2004-7-22 12971 hitlzh 2004-7-24 10:35
maxplus II仿真问题 angela 2004-7-22 32039 NEOEDI 2004-7-23 21:17
楼主万岁 shb9691 2004-7-23 12234 yuzhicai 2004-7-23 17:40
xilinx的的FPGA大伙知道价格吗? yybinliu 2003-12-11 33062 liuiang 2004-7-22 16:52
分享FTP空间  ...2 mckmck 2004-4-28 194145 jackzhang 2004-7-22 12:24
再次请教 dc 问题 yilan77 2004-7-22 02230 yilan77 2004-7-22 11:27
DSP与FPGA接口问题? willing 2004-6-30 42707 jadyjerry 2004-7-22 10:08
有用foundation3.1和modelsim的么? danguo 2004-7-19 32614 atuhappy 2004-7-21 14:30
请教dc问题 请帮帮我 yilan77 2004-7-20 52774 yilan77 2004-7-21 12:12
我现在已经实现了一个计时单元,但是我想把输入信号延时“计时单元所计的时间” yourazhe 2004-7-21 12432 bravelu 2004-7-21 10:34
主板debug卡 blackice00 2004-7-17 22504 blackice00 2004-7-20 14:21
如何实现一个延时电路(VHDL)???? yourazhe 2004-7-19 02185 yourazhe 2004-7-19 09:16
SDRAM 控制的刷新问题和锁相环问题 ppx520 2004-7-17 12344 jamyce 2004-7-19 08:41
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 14:02 , Processed in 0.645906 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块