数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 90 91 92 939495 96 97 98 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] genus打平设置	18516549189 2022-8-25	22397	byrd2010 2022-12-14 16:15
[求助] 求助如何调用DC工艺库(target library)中的指定单元(cell) - [已解决]	yishuad 2019-1-17	75336	zeroseawind 2022-12-14 15:11
[求助] Veriloga8位十进制转换二进制	penghe666 2022-6-2	64399	penghe666 2022-12-13 16:07
[资料] FPGA进阶课-JESD204B接口（军用雷达）	chop147 2022-12-9	22814	chop147 2022-12-13 11:56
[原创] szmp8克隆picoblaze ,代码是verilg的，可以用在任何FPGA平台	h20030711 2021-2-9	32888	h20030711 2022-12-13 10:08
[原创] 知识扫盲普及	ty_xiumud 2022-12-12	12350	ty_xiumud 2022-12-12 16:35
[原创] 基于PCIe的多路视频采集与显示子系统	axpro 2022-11-21	12051	axpro 2022-12-12 10:46
[求助] VCS安装错误问题	acepawn 2022-12-10	0724	acepawn 2022-12-10 16:00
[原创] 光纤项目（大数据处理）	chop147 2022-12-9	12100	lxtx603 2022-12-10 11:35
[讨论] 老美放宽对华芯片限制-国产IC明年是否能迎来回稳？	IC小蜜蜂 2022-12-7	32015	c340126c3401261 2022-12-10 09:37
[招聘] 知道卷你还去？不知道换个赛道？说的就是你	IC圈的黄晓明 2022-12-9	01751	IC圈的黄晓明 2022-12-9 14:33
[招聘] 百万量产soc，车规大厂，三年经验的联系我	IC圈的黄晓明 2022-12-9	01404	IC圈的黄晓明 2022-12-9 14:27
[求助] vcs仿真rtl代码，带-vera，仿真出现问题求教？？！	sanluht 2022-12-8	01521	sanluht 2022-12-8 14:18
[求助] 关于verilog和va的联仿问题	0202zerotwo 2022-12-8	01559	0202zerotwo 2022-12-8 11:14
[原创] 5702开发板用户手册	chop147 2022-12-7	02456	chop147 2022-12-7 10:20
[资料] 5702开发板用户手册	chop147 2022-12-7	03021	chop147 2022-12-7 10:14
[求助] 请教一下异步Reset和时钟同步的问题 ...2	orlye 2013-1-7	1612882	愤斗的香蕉 2022-12-6 23:38
[资料] 数字滤波器的MATLAB与FPGA实现光盘文件 ...2	wll_123_hi 2019-10-12	105169	fancykid 2022-12-6 21:31
[求助] PDMA和DDMA分别是什么简写？	orientview 2022-12-6	01298	orientview 2022-12-6 16:09
[求助] DC对scan cell的数量有限制吗？	wanghaoyuan 2022-12-5	12098	asic_service 2022-12-6 15:38
[求助] 编译报错	小花321 2022-12-5	01559	小花321 2022-12-5 14:21
[求助] 求cadence的Quad SPI Controller ip	Student 2015-2-14	33604	lxtx603 2022-12-5 12:27
[原创] PCIE 上位机介绍	chop147 2022-12-5	02337	chop147 2022-12-5 10:58
[求助] DC综合流程insert_dft之后执行增量编译DC自动退出	wanghaoyuan 2022-12-4	21879	wanghaoyuan 2022-12-5 00:29
[求助] 关于vivado 时钟处理	rv_1101 2022-12-3	01584	rv_1101 2022-12-3 22:53
[求助] 关于modelsim仿真问题 ...2	初阳0525 2016-4-14	116079	yanay 2022-12-3 21:18
[求助] 门控时钟低功耗设计	查二查 2022-12-2	01847	查二查 2022-12-2 16:00
[求助] 操作数隔离	查二查 2022-11-29	21923	查二查 2022-12-2 15:25
[讨论] 在线访问FPGA RAM内容	junxliu 2022-12-2	11872	flyger 2022-12-2 11:18
[原创] HCL语言 bluespec资料： Bluespec systemverilog，介绍的PPT资料 ...2	zhwei199 2022-11-6	135529	zhwei199 2022-12-1 16:37
[资料] 以MIPI项目为例讲解Diamond FIFO生成和例化全过程	chop147 2022-12-1	02198	chop147 2022-12-1 15:44
[解决] FPGA工程师工资怎么样？	chop147 2022-11-28	32220	chop147 2022-12-1 15:35
[原创] FPGA高效方法--配置代码生成软件	chop147 2022-11-30	11965	伪界 2022-11-30 14:57
[求助] DFT S1-1 Error	lyjren 2016-3-24	23282	Hathaway 2022-11-30 14:23
[求助] 求助Verilog的数学函数应该怎么实现	lulalu2005 2022-11-29	02118	lulalu2005 2022-11-29 20:37

1 ... 90 91 92 939495 96 97 98 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块