数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 94 95 96 979899 100 101 102 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问關於 Design Compiler 综合的错误讯息	yungchan 2022-2-25	23030	rfish 2022-10-23 16:09
[解决] uvm 对象定义	hefuzhang 2022-10-22	02443	hefuzhang 2022-10-22 10:13
[求助] 求28nmPDK完整包	xiaoz04 2021-1-5	85656	snowang1 2022-10-21 18:41
[招聘] 北京，数字设计经理（安全方向），带10人左右，薪资Open可谈	谁来帮看一下 2022-9-23	52712	谁来帮看一下 2022-10-21 18:30
[求助] 合肥长鑫和上海贝岭数字设计offer如何选择 ...2	飞机卡上了巨蟹 2022-10-10	104083	飞机卡上了巨蟹 2022-10-21 11:29
[原创] Ad8488笔记	chop147 2022-10-21	12379	伪界 2022-10-21 11:20
[求助] 生成时钟不被识别	温柔阴影 2022-10-21	01949	温柔阴影 2022-10-21 11:00
[统计] 统计你的RTL级验证工具 ...2 3 4 5	dreamylife 2011-11-3	4433753	lbzhu 2022-10-20 21:47
[求助] primetime 设置问题，望大神解答(已经解决)	Airlex 2016-10-27	53921	jishuya 2022-10-20 21:45
[求助] 求问 latency 与 timing的区别	shawnelee88 2011-6-23	75071	TommyShelby 2022-10-20 15:55
[求助] 请问谁有PCIE3.0的DMA 逻辑程序，有偿求购！	wandtdk 2021-2-27	63075	wpz123 2022-10-19 19:45
[讨论] PCIE参考时钟与数据恢复时钟的关系 ...2	lianyou102 2015-11-18	1017824	yishuibihan 2022-10-19 19:11
[求助] UPF的仿真问题	freemanhans 2022-10-19	52560	freemanhans 2022-10-19 14:00
[求助] FPGA解调AM信号频率是调制信号的两倍	lkycamel 2022-10-18	42003	lkycamel 2022-10-19 13:17
[原创] xilinx2019.2软件和license ...2	narutozxp 2020-3-27	127762	czhao55 2022-10-18 16:54
[讨论] 使用过synplify premer 2018-06-sp1的小伙伴进来讨论下	zzj0329 2021-1-22	12748	yuming_ziyi 2022-10-17 21:10
[求助] 求助，高速串行接口prbs测试的模式及区别！！	ino1988 2013-8-26	25920	cnanren 2022-10-16 17:39
[求助] 关于优化删除特定module的问题	rv_1101 2022-10-15	01504	rv_1101 2022-10-15 10:13
[求助] 如何利用formality列出每一个逻辑锥的所有输入 - [悬赏 100 信元资产]	bjzhaoxh77 2022-10-13	42270	bjzhaoxh77 2022-10-14 11:24
[求助] 请问多通道dma比单通道dma有什么优势？	三色阳光 2022-10-12	32269	Mucar 2022-10-14 09:00
[求助] Introduction to Device Modeling and Circuit Simulation	梧桐 2014-8-4	43105	ni2121 2022-10-13 23:19
[资料] 2017 Formality Training。教程 ...2 3 4	脚步足迹 2018-8-10	3413049	uchida 2022-10-13 09:41
[求助] Coreconsultant的IP level simulation突然terminated的问题	wt2110 2022-9-29	32117	wt2110 2022-10-12 10:11
[求助] 数字电路时序图的一点困扰	pengpengjy 2022-10-11	22109	pengpengjy 2022-10-11 21:44
[求助] 芯片内部的总线延迟如何测试？	dqwuf2008 2022-10-11	01725	dqwuf2008 2022-10-11 16:50
[原创] 芯片设计服务	fish520 2022-10-11	02317	fish520 2022-10-11 16:48
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列）精华3 ...2 3 4 5 6..13	McuPlayer2013 2013-3-26	12585632	xutao8 2022-10-10 17:21
[求助] FPGA实现轻量级cnn？ - [悬赏 100 信元资产]	z1078457781 2022-10-10	02282	z1078457781 2022-10-10 11:11
[原创] verilog仿真可以有双top啊。。。双top间还可以相互赋值	atlandis 2022-10-10	01932	atlandis 2022-10-10 10:29
[求助] vivado 中调用ip 网表	watertree 2022-9-21	33127	watertree 2022-10-10 08:05
[招聘] CIS大牛请进	IC小蜜蜂 2022-10-9	02475	IC小蜜蜂 2022-10-9 19:00
[讨论] Verilog层级引用（hierarchical reference）有没有可综合的情况？	Topiler 2022-9-27	33158	Topiler 2022-10-8 19:22
[求助] 求助：Soc中Memory的redundancy（冗余修复）问题 - [已解决]	shadoww 2022-9-30	24041	shadoww 2022-10-8 16:18
[资料] FIFO	lancerone 2022-10-7	22987	tom0626 2022-10-8 11:21
[讨论] 奇分频时钟如何时序分析？	Anturze 2022-9-18	82707	navylin1 2022-10-7 10:16

1 ... 94 95 96 979899 100 101 102 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块