设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog层级引用（hierarchical reference）有没有可综 ...

返回列表发新帖

查看: 3154|回复: 3

[讨论] Verilog层级引用（hierarchical reference）有没有可综合的情况？

Topiler Topiler 当前离线积分 5066 IP卡狗仔卡	发表于 2022-9-27 17:48:36 \| 显示全部楼层 \|阅读模式
Topiler Topiler 当前离线积分 5066 IP卡狗仔卡
	回复使用道具举报提升卡沉默卡喧嚣卡变色卡

Topiler Topiler 当前离线积分 5066 IP卡狗仔卡	楼主\| 发表于 2022-9-27 17:56:02 \| 显示全部楼层
Topiler Topiler 当前离线积分 5066 IP卡狗仔卡
	回复支持反对使用道具举报

xiaoxiaochen xiaoxiaochen 当前离线积分 18999 IP卡狗仔卡	发表于 2022-10-2 04:06:50 \| 显示全部楼层
xiaoxiaochen xiaoxiaochen 当前离线积分 18999 IP卡狗仔卡
	回复支持反对使用道具举报

Topiler Topiler 当前离线积分 5066 IP卡狗仔卡	楼主\| 发表于 2022-10-8 19:22:41 \| 显示全部楼层
Topiler Topiler 当前离线积分 5066 IP卡狗仔卡
	回复支持反对使用道具举报

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-12 10:51 , Processed in 0.028604 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表