数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 98 99 100 101102103 104 105 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] AD9653调试笔记	chop147 2022-8-18	04496	chop147 2022-8-18 15:58
[资料] 鸟哥的Linux私房菜——基础学习以及快捷键 ...2 3	WXF--YBB 2020-10-5	2010936	solo12 2022-8-18 09:10
[求助] 关于分频电路中D触发器的一点小问题	jcxwzy 2022-8-5	42829	jcxwzy 2022-8-18 08:43
[求助] 静态时序分析	fangnime 2022-8-17	32657	fangnime 2022-8-17 15:36
[求助] 悬赏200信元谁可以帮忙在springer下载confocal microscope和Fluoresent microscope这两本书，谢谢各... - [悬赏 200 信元资产]	313949724 2022-8-3	22530	zhchang 2022-8-17 15:26
[原创] 寻能够设计USB 2.0 HUB模块的企业合作	dqwuf2008 2022-8-17	22223	axhanker 2022-8-17 10:35
[求助] 参数化的异步FIFO如果用格雷码产生满信号，那么深度为2和1 的时候怎么设计	zzbala 2022-8-16	11883	糊粘丶 2022-8-16 15:28
[讨论] 单比特信号跨时钟域传输的展波问题	569464525 2022-8-16	32160	navylin1 2022-8-16 13:51
[求助] siliconsmart的license问题	jeromechen2008 2020-10-22	53296	皓辰 2022-8-16 11:26
[求助] dc综合之后ppa中的performance具体是哪个参数啊	liudaliuer 2022-8-12	76172	工大鱼肉 2022-8-16 10:24
[求助] 请问synplify综合后verif文件夹下的.vif文件是什么文件	zhouchaozinc 2016-4-29	12640	linzhankun 2022-8-15 15:49
[原创] DDR4 Alert_n pad 内部上拉--基于cadence DDR PHY IP 测试	沉睡的狮子888 2022-8-13	03457	沉睡的狮子888 2022-8-14 10:11
[原创] 求购语音芯片SLIC的ZSI接口host侧verilog设计代码	szytctan 2022-8-14	02148	szytctan 2022-8-14 09:59
[求助] RISCV 只综合 core 进行后仿遇到问题	机智的学渣 2022-8-12	02192	机智的学渣 2022-8-12 18:55
[求助] genus 使用问题	18516549189 2022-8-11	22205	18516549189 2022-8-12 18:38
[资料] 编辑过期 ...2 3 4	designstart 2018-8-20	3619519	jxgazgl 2022-8-12 14:34
[求助] 求助一个UPF中无法Map Retention Register的问题	三岁就十分拽 2022-6-23	52460	三岁就十分拽 2022-8-12 12:23
[求助] d触发器的一个小问题 - [悬赏 10 信元资产]	wyouc 2022-8-11	42405	贾郑和 2022-8-12 09:31
[求助] FPGA不能从FLASH启动	天堂海豚 2022-8-5	73153	innovation 2022-8-11 18:57
[求助] vivado project tcl error	夜景湛虚明 2022-8-11	01266	夜景湛虚明 2022-8-11 16:29
[求助] 各种FPGA的区别是什么	DanteZou 2022-8-11	02292	DanteZou 2022-8-11 14:51
[求助] cadence genus wire delay	18516549189 2022-8-11	01890	18516549189 2022-8-11 13:42
[原创] 特权同学倾情奉献9G海量FPGA学习资料 ...2 3 4 5 6..25	rousong1989 2014-7-17	24378147	freedomchen 2022-8-11 10:23
[求助] buf的尺寸 - [已解决]	wyouc 2022-8-10	23377	wyouc 2022-8-10 16:24
[求助] 如何处理AXI master在transactions没有完成时就复位的情况	mysoul 2022-8-1	43334	mysoul 2022-8-10 13:38
[原创] lib工艺请教	yex 2021-3-10	84372	volsky 2022-8-10 10:37
[求助] MIPI DSI	KGL 2022-8-9	02368	KGL 2022-8-9 21:54
如何預防設計出的邏輯電路產生Glitch ...2 3 4 5	A9107114 2008-5-2	4920854	mapxp 2022-8-9 17:17
[原创] gating clock	want2019 2021-8-13	63468	lkpkf 2022-8-9 16:01
[资料] 电荷积分放大器AD8488介绍	chop147 2022-8-9	03182	chop147 2022-8-9 15:17
[求助] 求 Dream Chip ISP 交流	songwenshuai 2022-8-9	01661	songwenshuai 2022-8-9 14:33
[资料] 通过文件读写方式实现Matlab和Modelsim的联合仿真	lgp510775906 2020-3-30	53186	zchdsp 2022-8-9 12:30
[原创] 基于VIVADO时序约束视频教程	xuehua_12 2018-9-30	43881	zchdsp 2022-8-9 12:26
[求助] ZYNQ7020 jtag连接不上 - [悬赏 100 信元资产]	工大鱼肉 2022-8-8	22516	工大鱼肉 2022-8-8 23:10
[原创] FIFO复位解复位注意事项	gong_liming 2022-8-8	02289	gong_liming 2022-8-8 16:40

1 ... 98 99 100 101102103 104 105 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块