数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 100 101 102 103104105 106 107 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] assign赋值reg	雨中有座沧浪亭 2022-7-23	32422	雨中有座沧浪亭 2022-7-24 22:46
[资料] c++资料	lancerone 2022-7-24	02261	lancerone 2022-7-24 22:34
[资料] 数字IC设计开发画时序图的好工具 ...2	艾艾小阳 2022-6-4	124916	leb925 2022-7-23 22:55
[求助] 怎么学习matlab代码来实现pipeline adc的行为建模	Aeternum 2022-7-22	01780	Aeternum 2022-7-22 20:22
[求助] 求助！！关于DC中时序约束SDC的疑问	三岁就十分拽 2022-7-11	62587	三岁就十分拽 2022-7-22 16:52
[资料] 明德扬基于XILINX K7核心板325T/410T	chop147 2022-7-22	02367	chop147 2022-7-22 10:46
[资料] fifo资料	lancerone 2022-7-6	62724	lans0625 2022-7-22 09:07
[求助] 请教如何在modelsim里如何进行例化模块内的inout信号的仿真？ - [已解决]	磁轨炮 2022-7-7	72485	jfeta 2022-7-22 06:12
[资料] FPGA高级时序约束 ...2 3	wangheping123 2019-2-9	2410830	jfeta 2022-7-22 05:51
[求助] 是否有工具支持将可综合systemverilog直接转为Verilog？ - [悬赏 100 信元资产]	hellcer 2022-7-21	52997	轩辕志瑜 2022-7-22 01:54
[讨论] 问问大家否怎么使用time designer的？感觉用timegen很方便	cgssuccess 2013-9-21	912817	Topiler 2022-7-21 19:39
[讨论] 串并转换写成移位寄存器还是寻址寄存器比较好？ ...2	cqugjw 2013-6-28	118841	fengbohan1 2022-7-21 15:03
[求助] 请教一个FPGA读写DDR2的问题	djqlyy2922 2022-7-21	11779	jinj198908 2022-7-21 13:09
[原创] cdc	kevin.yang0922 2021-6-9	32762	jfeta 2022-7-21 06:19
请教一个跨时钟域的后仿问题 ...2 3 4 5 6..8	vlog 2006-11-14	7435313	qq787766401 2022-7-20 11:52
[求助] soc	小光头请多指教 2022-7-19	02170	小光头请多指教 2022-7-19 20:36
[求助] 求助位宽计算	ztseng 2022-7-12	42612	ztseng 2022-7-19 11:37
[求助] vivado 例化dds ip核时 dds输出是定值	追乐人66 2022-7-18	92544	追乐人66 2022-7-19 11:30
[讨论] 对clock设置set_clock_transition与时序分析	wangxuede220 2011-6-14	619239	背对背拥抱 2022-7-18 14:30
[求助] 求大佬	追乐人66 2022-7-16	12124	fengbohan1 2022-7-18 12:08
[求助] MIG核控制ddr3操作	追乐人66 2022-7-17	22146	fengbohan1 2022-7-18 12:05
[原创] ADS2019 linux	hqubyf 2019-2-25	34124	Yonion 2022-7-18 10:06
[求助] 求SNPS最新的tools	zhushining 2022-7-15	11678	designstart 2022-7-16 11:13
[求助] 求助：DW_apb_XXX 只能产生加密了的文件，无法生成源文件 - [悬赏 200 信元资产]	chencsw 2014-3-17	44919	designstart 2022-7-16 11:12
[求助] 问大佬 vavido BANKBONE	追乐人66 2022-7-16	01528	追乐人66 2022-7-16 10:36
[求助] 从事处理器/数字IC/体系结构更看重科研经历还是工程经历和能力呢	XinChen_ 2022-7-16	01644	XinChen_ 2022-7-16 10:27
[原创] 使用vcs编译出现错误 - [悬赏 30 信元资产]	lwf 2022-2-25	42382	dihero 2022-7-15 17:36
[求助] Verdi Protocol Analyzer	zhushining 2022-7-14	11910	zhushining 2022-7-15 14:54
[原创] 请教synplify的sdc和fdc有什么区别	atlandis 2016-11-14	45298	fengbohan1 2022-7-15 13:24
[求助] 计数器的DC综合出现了问题 - [已解决] ...2	北风1号 2022-6-28	115100	北风1号 2022-7-15 11:12
[其它] 双非电气跨行新人小白来报道	mengjinzhe 2022-7-14	01968	mengjinzhe 2022-7-14 16:54
[求助] 这是表示fpga芯片坏了？倒是能连上fpga。	watertree 2022-7-8	52755	fengbohan1 2022-7-14 16:23
[求助] setup不满足或hold不满足的芯片哪个可能会被当成正常芯片使用？	mahy 2022-7-13	42459	Love24 2022-7-14 15:43
[求助] vivado中set up debug问题	xnj 2022-6-21	62880	xnj 2022-7-12 21:02
[求助] 请教：关于DC输出网表格式问题	potatolei 2012-10-23	77230	Lotusy 2022-7-12 15:42

1 ... 100 101 102 103104105 106 107 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块