在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 有没有大佬用过时钟IP核 MMCM的动态相位调整功能呢? come_on_sn 2022-6-17 52724 zzj0329 2022-6-30 09:43
[资料] python auto xlib lancerone 2022-6-29 11919 tu_yjq123 2022-6-29 21:51
[求助] modelsim 门级仿真时序逻辑存在毛刺 新人帖 磁轨炮 2022-6-29 01977 磁轨炮 2022-6-29 21:14
[资料] c++链表 lancerone 2022-6-29 22279 lancerone 2022-6-29 20:55
[资料] c++ list link - [售价 10 信元资产] lancerone 2022-6-28 23345 lancerone 2022-6-29 20:32
[资料] 求一个VC LP的安装包 三岁就十分拽 2022-6-29 01404 三岁就十分拽 2022-6-29 16:05
[资料] 求 VESA-DSC-1.2a协议文档 janlesion 2022-6-29 02710 janlesion 2022-6-29 15:18
[求助] quartus里面ALTFP_DIV和LPM_DIVDE这两个IP有什么区别??? 最后的和弦 2018-9-29 36740 cindy_yao 2022-6-29 11:16
[求助] 請問數位設計 constraint的問題 新人帖 wasailinla 2022-6-29 11837 jake 2022-6-29 11:08
[原创] verilog vscode拓展包 - [售价 10 信元资产] lancerone 2022-6-28 21556 lancerone 2022-6-29 09:37
[求助] PCIE MSI/MSI-X中断 yhgaohaoa 2022-4-16 12509 guanxiang2009 2022-6-28 18:40
[原创] 数字设计小知识 ee_wang7788 2022-5-10 43306 冰镇小阔乐 2022-6-28 16:58
[原创] 基于MicroBlaze软核的嵌入式C编程经验总结 精华1  ...23456..15 FPGAASICII 2012-5-8 14758366 WWJun 2022-6-28 15:49
[求助] I2C 在设计同事眼里是同步还是异步 新人帖 xuanyuanjianyun 2022-6-6 62664 jxyggg 2022-6-28 15:36
[求助] STA setup违例 timelover 2022-6-26 22105 navylin1 2022-6-28 08:03
[求助] 在soc中的security boot用到的aes加密的key和加密的counter-measure的设置一定需要接到efuse上吗? 赵旭东 2022-6-27 12324 shadoww 2022-6-27 16:56
[求助] DC约束报错,是代码错误还是库的错误 往生无量劫 2022-6-24 52688 往生无量劫 2022-6-26 20:13
[求助] SPYGLASS问题:ERROR[158]无法解决 新人帖 - [悬赏 50 信元资产] qq673222467 2022-6-26 02110 qq673222467 2022-6-26 09:58
[讨论] FPGA项目版本管理工具 weimeng4359 2016-8-1 35620 DerekXN 2022-6-25 07:32
[求助] Centos7服务器上新建的用户找不到modelism的license,其他用户能用 新人帖 一颗菜芯 2022-6-14 62412 一颗菜芯 2022-6-24 17:42
[求助] design compiler问题求助! zdr_uestc 2022-6-23 12200 xiaocat85 2022-6-23 23:07
[求助] VESA-DSC/Synopsys IP/DWC-DSC - [悬赏 50 信元资产] xu_tingtxpy 2022-6-23 02328 xu_tingtxpy 2022-6-23 16:41
[求助] VESA-DSC IP相关 xu_tingtxpy 2022-6-23 01718 xu_tingtxpy 2022-6-23 16:24
[求助] 求LPDDR5 spec 完整版 ht_lch 2022-6-17 22347 ht_lch 2022-6-23 15:46
[求助] 求一款画波形图的软件名字,名字的开头是t - [已解决] 朱辉燕 2016-9-29 54252 122013137 2022-6-23 09:04
[求助] [求助]有关于verilog中#延时符号的问题 喵咪呼噜love 2015-9-17 94873 Tony0229 2022-6-23 08:59
[原创] 浮点指令问题 sgzjj 2022-6-21 32430 sgzjj 2022-6-22 14:13
[求助] 数模混仿、扫描链。 qq1656313299 2022-6-20 62815 peiyaoli 2022-6-21 23:50
问问关于matlab里面FDATool生成verilog代码的问题 wqy1985 2009-5-5 98940 geniuswww 2022-6-21 22:22
[求助] 时序约束常识问题  ...2 菜鸟学习fpga 2022-6-15 1137471 黑桃ACE 2022-6-21 21:37
[求助] 各位前辈,请教一下关于AXI总线的问题。 新人帖 - [悬赏 50 信元资产] sgzjj 2022-4-10 44304 sgzjj 2022-6-21 17:08
[求助] 如何提高数字设计能力? cccg 2022-6-10 12342 zhouninz 2022-6-21 06:40
[求助] 求助vcs仿真xilinx的库的问题 gui401 2017-11-22 77581 盘古大帝 2022-6-20 16:49
[求助] AXI中的outstanding lhw123 2019-11-15 610643 霍无醉 2022-6-20 12:53
[求助] Verilog顶层 皓辰 2022-5-29 36095 皓辰 2022-6-17 15:06
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-8 03:11 , Processed in 0.083709 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块