设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 参数化的异步FIFO如果用格雷码产生满信号，那么深度为2 ...
返回列表 发新帖
查看: 1881|回复: 1

[求助] 参数化的异步FIFO如果用格雷码产生满信号，那么深度为2和1 的时候怎么设计

[复制链接]
zzbala
发表于 2022-8-16 14:19:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
qiuzhu
回复

使用道具 举报

发表于 2022-8-16 15:28:52 | 显示全部楼层
深度为2的时候，需要什么特殊设计吗？不需要吧，还是一样的设计逻辑。
深度为1时，这玩意是个FIFO？不就是个buffer吗。
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:09 , Processed in 0.033341 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表