数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..19	jackzhang 2025-7-8	18232544	jackzhang 2025-10-2 14:49
隐藏置顶帖【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐	创芯讲堂运营 2025-9-19	0300	创芯讲堂运营 2025-9-30 10:43
隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..235	jackzhang 2024-11-29	234587759	alongway 2025-9-20 16:02
隐藏置顶帖请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了 ...2 3	jackzhang 2013-11-29	2637425	onepound 2025-9-16 05:05
隐藏置顶帖万元大奖！PyAether【开放题目应答、自由作品征集、研究成果互认】征集全面开启！精华1 ...2	PyAether玩家 2025-7-12	113950	zhangshiwei 2025-9-15 10:28
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5252944	lani09 2025-8-20 16:26
版块主题
	Yuki_IC2024-12-1	510030	zhh1242025-5-20 21:53
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	180127317	tangryshe 2025-9-20 15:36
[资料] 现代处理器设计——超标量处理器基础中文pdf下载 ...2	ewain 2024-2-1	102624	jyuansea 2025-9-20 14:53
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	888236096	dennisi123 2025-9-20 13:59
[讨论] DDR模式	scutlee 2025-9-18	4197	haimag 2025-9-20 13:12
[讨论] DFT需要前端做什么？	scutlee 2025-9-18	6467	scutlee 2025-9-19 19:27
[求助] 关于使用ICG与AND门做时钟门控的时序检查	任大大 2025-9-18	6199	harry_hust 2025-9-19 18:01
[求助] 有没有什么办法能读取分析rtl移除所有参数并把端口转化为网表类似的一维格式	lolina 2025-9-17	3200	daodaier 2025-9-19 15:45
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..8	杰克 2021-7-10	7162045	1326870639 2025-9-19 15:43
[求助] 跨时钟域同步，若两级寄存器之间的时序为刚好满足的状态，那么是不是就不能起到降低亚稳态的功能了？	KwonJunHyun 2025-9-10	9443	simplezt 2025-9-19 14:55
[求助] 以电阻为负载的全差分运放需要共模负反馈吗	mimmimhu 2025-9-19	0109	mimmimhu 2025-9-19 14:25
[求助] 配置静态参数不需要做同步是否安全，亚稳态一定会稳定下来吗	simplezt 2025-9-18	3168	robertlee2014 2025-9-19 14:03
[资料] 锁相环学习非常经典的两本书《锁相环（PLL）电路设计与应用》《锁相环设计、仿... ...2 3 4 5 6..7	艾艾小阳 2021-5-12	6617315	lqq7833224 2025-9-19 14:00
[求助] 如何在综合网表中添加Power_IO	风城烟雨 2025-9-16	1134	harry_hust 2025-9-19 11:25
[讨论] dft学习	IC菜鸟无敌 2025-9-17	1132	shaddoller 2025-9-19 10:09
[求助] 类似classAB结构的输出级 - [悬赏 30 信元资产]	mimmimhu 2025-9-19	0154	mimmimhu 2025-9-19 10:05
[资料] XILINX FPGA Verilog编程大全 ...2 3 4 5 6	nuerhachidetian 2019-9-10	5220445	yzwbb2013 2025-9-18 21:55
[资料] 分享一些jesd204b和PCIe的资料 ...2	yif1878 2023-12-7	153056	yzwbb2013 2025-9-18 21:09
[统计] 应届生毕业工作意愿方向调查 ...2 3	固执的寻觅 2019-10-13	2219810	ICERS兼职 2025-9-18 17:11
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2025-8-20	61275	tfpwl_lj 2025-9-18 16:41
[原创] FPGA设计整洁代码3-信号命名和定义应该明确	chop147 2018-9-4	31782	mihoyo 2025-9-18 10:53
[资料] ARM GIC600相关文档（中断管理）	hanyusky10 2020-7-25	93781	hanyusky10 2025-9-18 10:39
[求助] 不知道如何在设计中例化io_pad - [已解决] ...2 3 4 5	郑伟 2021-11-17	4417851	xiaoyuIC 2025-9-18 10:04
设计文档模板 ...2	jackzhang 2003-10-20	1815503	yzwbb2013 2025-9-17 21:07
[原创] 数字IC设计(IC前端\|FPGA\|ASIC)方向可以发sci论文吗？	albe2t 2024-6-6	95126	ICERS兼职 2025-9-17 19:49
[原创] delta-sigma verilog程序 ...2	tyler861021 2018-5-21	145715	纸鹤之何 2025-9-17 15:18
[求助] 有没有正在做MTP的高校课题组，求助！！！	阿司匹雪 2025-9-9	3336	阿司匹雪 2025-9-17 14:59
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9957076	zhangshiwei 2025-9-17 14:33
[调查] 你使用哪个数字P&R工具？	xylimm 2024-9-3	02140	xylimm 2025-9-17 11:38
[求助] DC如何使用gtech网表后继续综合？	shiluo9 2025-9-16	2193	dikonpep 2025-9-17 11:20
[资料] vhdl verilog学习资料	feixuemeng 2024-11-26	91568	wenfu 2025-9-17 10:44
[原创] Xilinx FPGA NVMe主机控制器IP，高性能版本	axpro 2024-2-1	31563	axpro 2025-9-17 10:41
[原创] Cadence Xcelium18.03 在 Centos7 系统安装流程	目光所至是远方 2022-12-28	87515	carolyn2309 2025-9-17 10:20
	论坛管理员-12024-11-18	17734810	fpga_c2025-6-16 11:11
[求助] 经过flash的路径约束	桦桦 2025-9-17	2219	ilmkduse 2025-9-17 10:12
[资料] SD2.0和3.0协议中文版 ...2 3 4	851018986 2016-10-12	3818378	im.leo 2025-9-16 22:49
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2616720	communicator 2025-9-16 22:07

12 3 4 5 6 7 8 9 10 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块