设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Comparison Of VHDL Verilog And Systemverilog
12
返回列表 发新帖
楼主: forest103459

Comparison Of VHDL Verilog And Systemverilog

[复制链接]
发表于 2008-10-15 14:59:34 | 显示全部楼层

asdfasdf

asdfasdfasdfasdf
回复 支持 反对

使用道具 举报

发表于 2008-10-15 15:00:21 | 显示全部楼层

asdfasd

fasdfasdfasdfasdfasdfasdf
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

trisnake
发表于 2008-12-5 01:41:02 | 显示全部楼层
Thank you very much. It is what i am looking for.
回复 支持 反对

使用道具 举报

buaabcg
发表于 2008-12-11 22:33:32 | 显示全部楼层
哈不好啊
回复 支持 反对

使用道具 举报

demin
发表于 2009-1-16 15:42:53 | 显示全部楼层
eetop
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-5-12 22:55:57 | 显示全部楼层
thank
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:12 , Processed in 0.060397 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表