设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog乘法器和除法器
1 ...151617181920212223下一页
返回列表 发新帖
楼主: lordprotector

verilog乘法器和除法器

[复制链接]
24156313
发表于 2011-5-23 14:23:11 | 显示全部楼层
不错啊看看
回复 支持 反对

使用道具 举报

发表于 2011-7-6 15:33:13 | 显示全部楼层
下来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-7-6 15:40:59 | 显示全部楼层
单拍也就到80Mhz
很想知道你用的什么环境跑的 我的是quartus2
回复 支持 反对

使用道具 举报

发表于 2011-11-27 20:54:50 | 显示全部楼层
整个就是最直白的乘法器啊，好像如果是连加，会综合成CSA加法器，然后combination latancy就小了。
回复 支持 反对

使用道具 举报

发表于 2011-11-28 11:46:22 | 显示全部楼层
困惑中，学习下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-4-16 09:50:33 | 显示全部楼层
谢啦，楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zyd912
发表于 2012-12-25 17:50:52 | 显示全部楼层
kankan !!!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

wmm123
发表于 2013-1-10 15:39:29 | 显示全部楼层
原因解决了吗
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-4-30 23:05:59 | 显示全部楼层
hao de
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

IANLAM2
发表于 2013-5-3 20:37:02 | 显示全部楼层
楼主很强，鉴定完毕
回复 支持 反对

使用道具 举报

下一页 »
1 ...151617181920212223下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:29 , Processed in 0.061490 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表