设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog乘法器和除法器

1 ... 15 16 17 18 19 20 212223 / 23 页下一页

返回列表发新帖

楼主: lordprotector

verilog乘法器和除法器

发表于 2014-8-9 15:14:47 | 显示全部楼层

下载了看看

回复支持反对

使用道具举报

发表于 2014-8-10 20:22:20 | 显示全部楼层

不太可能吧？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-8-20 17:43:34 | 显示全部楼层

32X32乘法器能单个周期能到300M,表示怀疑

回复支持反对

使用道具举报

发表于 2014-11-4 21:50:54 | 显示全部楼层

想写个看看，借鉴下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-11-9 11:39:41 | 显示全部楼层

好东西

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-4-2 15:59:11 | 显示全部楼层

回复 1# lordprotector

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-2-24 14:42:31 | 显示全部楼层

感谢楼主分享！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-2-24 17:28:22 | 显示全部楼层

学习了，学习了，学习了，学习了，学习了，

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-3-15 11:02:33 | 显示全部楼层

到底好不好啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-3-15 11:15:21 | 显示全部楼层

谢谢烦恼像

回复支持反对

使用道具举报

1 ... 15 16 17 18 19 20 212223 / 23 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:15 , Processed in 0.040736 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表