设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 经典Verilog HDL语言例子48例

1 234 / 4 页下一页

返回列表发新帖

楼主: panwei3000

经典Verilog HDL语言例子48例

发表于 2013-9-15 09:59:49 | 显示全部楼层

必须看看，

回复支持反对

使用道具举报

发表于 2013-9-28 01:29:16 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

发表于 2013-9-28 10:07:06 | 显示全部楼层

多谢分享，学习！

回复支持反对

使用道具举报

发表于 2013-9-28 10:12:05 | 显示全部楼层

看来楼主准备大手笔啊。。。。保留。。。

回复支持反对

使用道具举报

发表于 2013-9-28 19:08:54 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-9-28 19:35:06 | 显示全部楼层

回复 1# panwei3000

看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-9-28 20:29:55 | 显示全部楼层

谢谢啦

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-7-8 23:11:27 | 显示全部楼层

回复 1# panwei3000

yyyyyy

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-7-9 09:59:02 | 显示全部楼层

回复 1# panwei3000
下载学习，刚开始学习。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-7-9 10:38:14 | 显示全部楼层

回复 1# panwei3000

学习了。可以看看

回复支持反对

使用道具举报

1 234 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备11010502037710 )

GMT+8, 2026-6-16 03:48 , Processed in 0.058176 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表