什么样写法的状态机 Synplify综合可检查出来？

feitengyu

什么样写法的状态机可检查出来？为何有些也是按状态机写的
确无法生成状态转移图
而在其他fpga综合工具里面或者debussy里面可以生成状态机图呢

masaka_xlw

synplify 对你写的code比较敏感。
1》如果你的状态机是和很多逻辑合在一起写的，很可能直接把逻辑展开，不综合成状态机。你可以试着把状态机单写一个module（如果你只是为了看状态机）
2》你也可以试着在design中加入约束：/*synthesis syn_encoding="safe,onehot"*/ ，直接写到现态的register旁边。
     注意，不要加其他的真对现态或次态的约束，可能影响正常的状态机优化。