设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Std 1364™-2005（Verilog最新标准）

1 ... 3 4 5 6 789 10 11 12 ... 18 / 18 页下一页

返回列表发新帖

楼主: ahii

IEEE Std 1364™-2005（Verilog最新标准）

发表于 2010-10-18 20:58:49 | 显示全部楼层

顶一下

回复支持反对

使用道具举报

发表于 2010-11-24 14:11:13 | 显示全部楼层

深入学习必不可少的

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-11-24 14:12:15 | 显示全部楼层

谢谢楼主分享

回复支持反对

使用道具举报

发表于 2010-11-25 10:11:45 | 显示全部楼层

非常好，入门的基础！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-11 18:54:29 | 显示全部楼层

顶你一下~~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-11 18:55:45 | 显示全部楼层

顶你一下~~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-11 19:02:10 | 显示全部楼层

再顶一下！~~~~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-13 14:21:00 | 显示全部楼层

bixu dinga

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-13 14:22:12 | 显示全部楼层

zhe ge bu\i xu dinga

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-13 15:20:03 | 显示全部楼层

看看，顶顶

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 18 / 18 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:09 , Processed in 0.028602 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表