设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 北大的verilog及设计流程的一个教程.pdf
1234下一页
返回列表 发新帖
楼主: no339

北大的verilog及设计流程的一个教程.pdf

[复制链接]
sonatahan
头像被屏蔽
发表于 2008-10-8 13:19:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

von188
发表于 2008-10-19 00:41:53 | 显示全部楼层
回复 支持 反对

使用道具 举报

von188
发表于 2008-10-19 00:43:18 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2008-10-19 00:51:01 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

shyblue
发表于 2008-10-19 14:53:44 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

frinos
发表于 2008-10-19 22:21:37 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

frinos
发表于 2008-10-19 22:24:56 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-3-29 22:14:08 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-3-29 23:12:25 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-3-29 23:20:32 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 13:36 , Processed in 0.043652 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表