在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4960|回复: 8

基于Verilog的随机时钟误差测试平台设计.pdf

[复制链接]
发表于 2008-8-28 23:17:38 | 显示全部楼层 |阅读模式
 楼主| 发表于 2008-8-28 23:18:42 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2008-8-28 23:20:13 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2008-12-25 16:51:51 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-7-8 11:07:34 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2011-6-14 22:28:28 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2012-5-8 15:54:02 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-1-16 15:14:58 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-8-7 15:53:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 18:48 , Processed in 0.152230 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表