设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › EBook: Introduction to Logic Synthesis using Verilog ...
12345678910... 17下一页
返回列表 发新帖
楼主: seinfeldleo

EBook: Introduction to Logic Synthesis using Verilog HDL(Morgan & Claypool)

[复制链接]
greg
发表于 2008-10-15 23:08:08 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2008-10-16 18:01:54 | 显示全部楼层
回复 支持 反对

使用道具 举报

icygod
发表于 2008-10-21 15:17:07 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2008-10-21 18:07:29 | 显示全部楼层
回复 支持 反对

使用道具 举报

yadog
发表于 2008-11-11 13:17:21 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-11-15 19:19:56 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-11-16 00:35:19 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-11-19 00:38:28 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-11-27 19:37:27 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-12-2 22:32:29 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 14:59 , Processed in 0.036051 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表