在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2326|回复: 8

Verilog Coding for Logic Synthesis

[复制链接]
发表于 2009-1-6 08:57:16 | 显示全部楼层 |阅读模式
发表于 2009-1-6 08:59:39 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-1-6 16:11:16 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-2-3 05:10:05 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-2-17 16:44:16 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-2-17 16:47:18 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-6-16 08:09:49 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2011-6-19 22:43:30 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2011-6-20 10:40:13 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 00:49 , Processed in 0.044008 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表