设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 ...
12下一页
返回列表 发新帖
查看: 4977|回复: 10

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议

[复制链接]
发表于 2009-2-27 18:57:39 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

humann
发表于 2009-2-27 19:40:52 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

lwxalm
发表于 2009-3-3 15:49:18 | 显示全部楼层
回复 支持 反对

使用道具 举报

zhj1985
发表于 2009-3-3 18:17:56 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-5-15 21:20:00 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-16 11:12:21 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

xp12112
发表于 2010-5-16 11:47:08 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-16 14:23:15 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-12-14 15:46:09 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-12-14 18:19:40 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 20:30 , Processed in 0.052518 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表