设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 北大Verilog讲义！！！

返回列表发新帖

查看: 1804|回复: 2

北大Verilog讲义！！！

发表于 2009-3-5 15:00:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

分为四部分，包括详细的语法和例子，同时包括逻辑综合常用命令和后端的物理设计!!!
大家要珍惜！！！

北大Verilog讲义！！！.rar

1.73 MB, 下载次数: 21, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

楼主| 发表于 2009-3-5 15:02:53 | 显示全部楼层

dd

自己顶！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-6-7 21:05:10 | 显示全部楼层

顶顶顶顶顶顶顶顶

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:14 , Processed in 0.149120 second(s), 10 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表