设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 摩托罗拉Verilog-HDL编写规范（全）.
1234下一页
返回列表 发新帖
查看: 6515|回复: 32

摩托罗拉Verilog-HDL编写规范（全）.

[复制链接]
zqs0394
发表于 2009-4-8 08:33:20 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

lcxxcl
发表于 2009-4-8 18:55:24 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-4-8 20:55:38 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-4-10 08:58:22 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-4-10 15:54:23 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-4-10 23:36:53 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-10-9 20:56:51 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

qptom
发表于 2009-10-10 19:51:32 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-10-11 20:35:58 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-10-11 22:33:56 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-14 05:52 , Processed in 0.069121 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表