设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）
12345678910... 39下一页
返回列表 发新帖
查看: 85603|回复: 380

USB2.0的IP核（详细verilog源码和文档）

[复制链接]
发表于 2009-4-8 21:32:51 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2009-4-8 23:44:14 | 显示全部楼层
回复 支持 反对

使用道具 举报

小丁
发表于 2009-4-9 11:02:38 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-4-14 08:33:04 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-5-5 22:56:31 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-5-6 04:03:30 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-7-8 09:47:38 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-7-8 10:04:55 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ichstar
发表于 2009-7-8 10:39:51 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-7-8 10:52:32 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 39下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-14 07:34 , Processed in 0.066688 second(s), 14 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表