设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog2001新增特性

返回列表发新帖

查看: 1871|回复: 1

Verilog2001新增特性

发表于 2009-4-23 16:39:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

非Verilog2001原版文档，是与之前相比的一些新增特性汇集。

394.2 KB, 下载次数: 19, 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

使用道具举报

楼主| 发表于 2009-4-23 16:41:31 | 显示全部楼层

下面是英文版pdf介绍，愿大家喜欢

133.84 KB, 下载次数: 8, 下载积分: 资产 -1 信元, 下载支出 1 信元

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:44 , Processed in 0.053102 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表