设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式 ...

1 ... 11 12 13 141516 17 18 19 ... 70 / 70 页下一页

返回列表发新帖

楼主: sphinxing

Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式

发表于 2009-12-13 20:58:50 | 显示全部楼层

thank you

回复支持反对

使用道具举报

发表于 2009-12-19 23:25:58 | 显示全部楼层

不错啊！

回复支持反对

使用道具举报

发表于 2009-12-20 19:14:53 | 显示全部楼层

大赞！！！正需要啊！！！！！

回复支持反对

使用道具举报

发表于 2009-12-20 19:15:57 | 显示全部楼层

不错不错

回复支持反对

使用道具举报

发表于 2009-12-21 09:48:56 | 显示全部楼层

赞，谢谢，学习了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-21 15:08:26 | 显示全部楼层

再次感谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-12-22 13:17:40 | 显示全部楼层

好啊，好书

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-24 14:57:49 | 显示全部楼层

dddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-12-24 15:46:33 | 显示全部楼层

此书经典！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-24 15:53:12 | 显示全部楼层

下完后再顶个！！！

回复支持反对

使用道具举报

1 ... 11 12 13 141516 17 18 19 ... 70 / 70 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:37 , Processed in 0.030634 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表