设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › system verilog资料

返回列表发新帖

查看: 1804|回复: 1

system verilog资料

发表于 2009-7-3 10:02:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

中文手册，相对于标准来说，有些简单的内容有所删减，但对于不习惯英文的朋友来说，还是有读一读的价值的。

system, 朋友, 习惯英文, 资料

SystemVerilog 3.1a语言参考手册.pdf

952.5 KB, 下载次数: 3, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2009-7-3 10:25:48 | 显示全部楼层

好东西，看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:09 , Processed in 0.051036 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表