设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ADVANCED ASIC CHIP SYNTHESIS

返回列表发新帖

查看: 1684|回复: 0

ADVANCED ASIC CHIP SYNTHESIS

发表于 2009-7-15 10:56:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

ADVANCED ASIC CHIP SYNTHESIS

提纲

综合的定义
ASIC design flow
Synopsys Design Compiler的介绍
Synopsys technology library
Logic synthesis的过程
Synthesis 和 layout的接口──LTL
Post_layout optimization
SDF文件的生成

參考一下

Design, Design, layout, Technology

ADVANCED ASIC CHIP SYNTHESIS.pdf

627.96 KB, 下载次数: 30, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:04 , Processed in 0.038838 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表