设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA／CPLD数字电路设计经验

返回列表发新帖

查看: 2096|回复: 4

FPGA／CPLD数字电路设计经验

发表于 2009-8-12 13:11:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

大唐公司写的关于设计FPGA的一些经验，感觉还行

大唐公司, 设计, 数字

FPGA／CPLD数字电路设计经验.pdf

1.11 MB, 下载次数: 72, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2009-8-12 22:17:03 | 显示全部楼层

正看这个？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-8-13 10:04:14 | 显示全部楼层

谢了，研究下。。

回复支持反对

使用道具举报

发表于 2009-8-16 16:24:30 | 显示全部楼层

I like it,thank you

回复支持反对

使用道具举报

发表于 2009-8-17 17:27:21 | 显示全部楼层

I like it,thank you

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:57 , Processed in 0.157397 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表