在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 7421|回复: 31

编写高效的测试设计(verilog/vhdl)

[复制链接]
发表于 2009-12-10 10:17:39 | 显示全部楼层 |阅读模式
发表于 2009-12-10 12:06:30 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-11 20:39:29 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-11 21:42:00 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-18 10:38:59 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-18 10:58:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-23 21:00:27 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-28 22:04:39 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2009-12-28 22:34:02 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-1-8 12:24:37 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 21:57 , Processed in 0.192926 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表