设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › spi协议verilog hdl程序包
1 ...323334353637383940
返回列表 发新帖
楼主: 北斗

spi协议verilog hdl程序包

[复制链接]
darrenh
发表于 2018-7-14 16:29:43 | 显示全部楼层
回复 支持 反对

使用道具 举报

tezhi
发表于 2019-7-24 13:50:00 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2019-7-28 12:09:59 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2019-8-7 11:12:41 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-3-9 11:12:07 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-8-19 14:49:30 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2023-3-4 09:31:12 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2023-3-4 09:40:58 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

sunil4u
发表于 2025-8-8 19:42:41 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-8-9 09:36:00 | 显示全部楼层
回复 支持 反对

使用道具 举报

1 ...323334353637383940
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 18:14 , Processed in 0.124098 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表