在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 7326|回复: 26

[资料] Verilog Coding for Logic Synthesis

[复制链接]
发表于 2010-4-8 15:29:26 | 显示全部楼层 |阅读模式
发表于 2010-4-9 20:48:39 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-9 22:21:35 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-10 16:14:57 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-13 21:05:13 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-15 16:10:09 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-15 18:56:46 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-6-3 21:52:31 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-6-9 10:49:18 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-9-24 17:30:33 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 01:08 , Processed in 0.060783 second(s), 14 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表