设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 ... 3 4 5 6 789 10 11 12 ... 27 / 27 页下一页

返回列表发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2012-9-14 22:20:51 | 显示全部楼层

谢谢楼主的提供

回复支持反对

使用道具举报

发表于 2012-9-14 22:21:58 | 显示全部楼层

谢谢楼AAAAAAAAAAAAAAAAAA主

回复支持反对

使用道具举报

发表于 2012-9-17 15:46:28 | 显示全部楼层

非常感谢楼主，楼主大好人啊！

回复支持反对

使用道具举报

发表于 2012-9-29 23:54:53 | 显示全部楼层

谢谢分享！！！！！

回复支持反对

使用道具举报

发表于 2012-10-24 14:11:10 | 显示全部楼层

楼主太好了，收集这么，真是有心了，支持一下！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-10-24 15:41:14 | 显示全部楼层

Good!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-11-22 23:46:48 | 显示全部楼层

不错收藏了好啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-12-27 23:31:26 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-12-31 12:11:22 | 显示全部楼层

很多哈

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-12-31 20:28:37 | 显示全部楼层

good PDF 收藏一个

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 27 / 27 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:13 , Processed in 0.040104 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表