FPGA中延时的概念？

wag · 发表于 2005-3-3 15:01:25

您需要登录才可以下载或查看，没有账号？注册

×

请教影响FPGA的速度的延时有哪些？比如7128-6（6表示引脚到引脚延时）。

bravelu · 发表于 2005-3-3 16:08:29

很多啊，输入延时，输出延时，引脚间组合逻辑延时加线延时，寄存器间组合逻辑延时加线延时等等

wag · 发表于 2005-3-4 09:02:29

那么我们在设计时怎样大概确定延时呢？比如一个16*16的乘法器在6016中实现。

bravelu · 发表于 2005-3-4 09:58:35

那要看你的代码怎么写了，组合逻辑的级数越少，速度越快。

power-twq · 发表于 2005-7-2 13:51:47

基本上有四种:
TSU 建立时间
TH 保持时间
TCO 从时钟边沿到输出的延时
TPD 组合逻辑延时

账号		自动登录	找回密码
密码			注册